請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/50736
標題: | 三維積體電路中基於三維傳輸線模型之基板雜訊以及基板熱生成之預測方法 An Accurate Prediction Method of Substrate Noise and Thermal Issue in 3-D ICs Based on Modified 3-D TLM |
作者: | Yi-An Hsu 許毅安 |
指導教授: | 吳宗霖(Tzong-Lin Wu) |
關鍵字: | 三維積體電路,矽穿孔,基板雜訊,基板熱生成,三維傳輸線矩陣,等效電路模型, 3-D IC,through silicon via (TSV),substrate noise,heat production on substrate,3-D transmission line matrix (3-D TLM) method,equivalent circuit model, |
出版年 : | 2016 |
學位: | 碩士 |
摘要: | 本論文主要分析三維積體電路中,由於矽穿孔上電流產生的基板雜訊對電路造成的影響。透過參考三維傳輸線矩陣方法,本文提出一準確之等效電路模型,可以在極近的矽穿孔間距之下,得到準確的基板雜訊模擬結果。在提出的等效電路模型中,考慮了矽基板的半導體效應,以及用八角型等效電路模擬圓柱型的矽穿孔。為驗證提出之預測方法,本文利用ANSYS HFSS以及TCAD Sentaurus等模擬軟體分別進行頻域以及時域的驗證。本論文亦利用所提出的等效電路模型,進行基板上之熱生成預測,以及和主動電路進行共模擬,得到主動電路受基板雜訊的影響。 In this research, the influence of the substrate noise induced by the through silicon via in 3-D ICs is analyzed. An equivalent circuit model is proposed based on the 3-D transmission line matrix (3-D TLM) method. The proposed equivalent circuit model is able to predict the substrate noise accurately under extremely small P/D ratio of the TSVs, and the semiconductor effect is considered. To verify the proposed model, ANSYS HFSS and TCAD Sentaurus are used in frequency and time domain simulation. The proposed model can also be used in the heat generation prediction on the silicon substrate and the co-simulation with the active circuit. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/50736 |
DOI: | 10.6342/NTU201600933 |
全文授權: | 有償授權 |
顯示於系所單位: | 電信工程學研究所 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-105-1.pdf 目前未授權公開取用 | 3.7 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。