請用此 Handle URI 來引用此文件：
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/42296完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.advisor | 李泰成(Tai-Cheng Lee) | |
| dc.contributor.author | Guo-Jyun Huang | en |
| dc.contributor.author | 黃國峻 | zh_TW |
| dc.date.accessioned | 2021-06-15T00:58:20Z | - |
| dc.date.available | 2011-08-08 | |
| dc.date.copyright | 2008-08-08 | |
| dc.date.issued | 2008 | |
| dc.date.submitted | 2008-08-01 | |
| dc.identifier.citation | [1] R. E. Best, “Phase-Locked Loops”, Second Ed., McGraw-Hill, 1993.
[2] B. Razavi,” Design of Analog CMOS Integrated Circuits”, McGraw-Hill, 2002. [3] J. M. Hansen, “Using Spread Spectrum Clocking to Reduce EMI”, http://www.deskeng.com/articles/00/Dec/applications.htm, December 2000. [4] “Spread Spectrum Timing for Hard Disk Drive Applications”, http://www.cypress.com, November 2000. [5] J. Y. Michel and C. Neron, “A Frequency Modulated PLL for EMI reduction in Embedded Application,” IEEE International ASIC/SOC Conference, vol. 12, pp. 362–365, Septemper, 1999. [6] M. Grecea, C. Rotaru, N. Nastase, and G. Craciun, “A spread-spectrum Clock Generator With Triangular Modulation,” Journal of Molecular Structure, pp. 607-610, 1999. [7] H. H. Chang, I. H. Hua, and S. I. Liu, “A Spread Spectrum Clock Generator with Triangular Modulation,” IEEE Journal of Solid-State Circuits, SC-38, pp. 673-676, April 2003. [8] T. A. Riley, M. A. Copeland, and T. A. Kwasniewski, “Delta-Sigma Modulation in Fractional-N Frequency Synthesis,” IEEE Journal of Solid-State Circuits, vol. 28, no. 5, pp. 553-559, May 1993. [9] T. P. Kenny, T. A. D. Riley, N. M. Filiol, and M. A. Copeland, “Design and Realization of a Digital Delta-Sigma Modulator for Fractional-n Frequency Synthesis,” IEEE Transactions on Vehicular Technologies, March, 1999. [10] K. Shu, E. Sanchez-Sinencio, et al, “A comparative study of digital ΣΔ modulators for fractional-N Synthesis,” Proc. ICECS, vol. 3, pp. 1391, Septemper 2001. [11] F. Gardner, “Charge-pump phase-lock loops,” IEEE Trans. Communications, vol. 28,pp. 1849-1858,November 1980. [12] 劉深淵、楊清淵, “鎖相迴路” , 滄海書局, 2006初版。 [13] Application Note 1001 , National Semiconductor Co.,July 2001. [14] Simon Haykin, “Communication System,” Fouth ED., WILEY, 2001. [15] “Jitter in PLL-Based System: Cause, Effects, and Solutions,” http://www.cypress.com, July 1997. [16] J. Lee and B. Kim, ”A low-noise fast-lock phase-locked loop with adaptive bandwidth control”, IEEE Journal of Solid-State Circuits, vol. 35, pp. 1137-1145, August 2000. [17] 高少谷，具快速鎖定與低抖動鎖相迴路之設計，國立台灣大學電機工程研究所碩士論文，2002。 [18] 張玲誼，使用三角積分調變鎖相迴路製作之展頻時脈產生器，國立台灣大學電子工程研究所碩士論文，2003。 [19] Serial ATA Workgroup “SATA: High speed Serialized AT Attachment,” Revision 1.0, 26-May-2004. [20] K. Lee, J. Park, J. W. Lee, S. W. Lee, H. K. Huh, D. K.. Jeong, and W. Kim, ” A Single-Chip 2.4-GHz Direct-Conversion CMOS Receiver for Wireless Local Loop Using Multiphase Reduced Frequency Conversion Technique,” IEEE Journal of Solid-State Circuits, vol. 36, no. 5, pp. 800-809, May 2001. | |
| dc.identifier.uri | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/42296 | - |
| dc.description.abstract | 隨著對高速傳輸速率需求的不斷提升，高速時脈信號所產生的電磁干擾(Electro-Magnetic Interference, EMI)成為不容忽略的問題。Serial AT Attachment (Serial-ATA)成為一種普遍的外部儲存規格。用來解決電磁雜訊干擾的方法有幾種，其中以展頻的方式最有效、最易於實現。展頻技術對時脈信號的頻率做微調，使輸出信號的能量平均分散到可控制的小範圍內，降低各諧波在頻譜上相對應的能量峰值。
在本論文中，我們提出一個適用於Serial-ATA之展頻時脈產生器(Spread Spectrum Clock Generator, SSCG)。這展頻時脈產生器是對壓控震盪器的控制電壓調變，來達成展頻的效果。論文中我們實現了一個1.5 GHz，具有5000 ppm、33 kHz三角波調變的展頻時脈產生器。此展頻時脈產生器使用台積電0.35 um CMOS製程製造。在非展頻情況所量測到時脈jitter為87 ps。展頻模式下，頻譜上的時脈峰高能量降低了約23 dB，全部功率消耗65 mW。 | zh_TW |
| dc.description.abstract | As operating at high frequencies, currents and voltages present in the circuits and the signal traces lead to a great Electro-Magnetic Interference (EMI). Serial AT Attachment (Serial-ATA) is one of the popular external storage specifications. There are many methods to diminish EMI, and spread spectrum is the simplest and the most efficient one among these solutions. Spread spectrum slightly modulates the frequency of a clock signal, and spread it over a manageable bandwidth. Energy peaks at specific frequencies are diminished.
In this thesis, we proposed a Spread Spectrum Clock Generator (SSCG). The spread spectrum function of the SSCG is achieved by modulating the control voltage of the VCO.The SSCG generates clocks at 1.5 GHz, a 5000 ppm down spread with a triangular waveform frequency modulation of 33 kHz. The circuit is fabricated with 0.35 um CMOS technology. The non-spread spectrum clocking has a measured jitter of 87 ps and the peak amplitude reduction is about 23 dB in spread spectrum mode. The total power consumption is 65 mW . | en |
| dc.description.provenance | Made available in DSpace on 2021-06-15T00:58:20Z (GMT). No. of bitstreams: 1 ntu-97-J93921015-1.pdf: 2074902 bytes, checksum: 1ec84000645bf9c43fb068857b9cf0e1 (MD5) Previous issue date: 2008 | en |
| dc.description.tableofcontents | 目 錄
誌謝……………………………………………………………………………………I 中文摘要………………………………………………………………………………II 英文摘要…………………………………………………………………………… III 圖目錄……………………………………………………………………………… VI 表目錄………………………………………………………………………………… X 第1章 緒論………………………………………………………………………… 1 11 研究背景……………………………………………………………… 1 12 研究動機………………………………………………………………… 2 13 論文概要………………………………………………………………… 2 第2章 鎖相迴路之基本介紹及其方塊行為模式……………………………………3 21 鎖相迴路(Phse-Locked Loop)基本組態…………………………… 3 22 鎖相迴路各基本方塊介紹…………………………………………… 4 221 相位頻率偵測器(Phase-Frequency Detector)……………… 4 222 充電幫浦(Charge Pump)…………………………………… 7 223 迴路濾波器(Loop Filte)…………………………………… 8 224 除頻器…………………………………………………… 10 225 壓控振盪器(Voltage-controlled Oscillator)………………… 10 23 鎖相迴路線性模型分析………………………………………… 12 231 三階鎖相迴路…………………………………………… 13 232 四階鎖相迴路……………………………………… 16 233 雜訊分析………………………………………………… 19 234 快速鎖定的理論分析及電路設………………………… 20 第3章 展頻時脈產生器……………………………………………………………22 31 如何降低電磁干擾………………………………………………… 22 32 展頻時脈概念…………………………………………………… 22 321 展頻時脈技術之理論介紹……………………………… 22 322 抖動(Jitter)…………………………………………… 25 33 展頻時脈產生器的架構………………………………………… 29 34 展頻時脈產生器的閉迴路分析及Matlab模擬分析……………… 33 35 設計流程……………………………………………………… 42 第4章 展頻時脈產生器電路設計…………………………………………………43 41 相位頻率偵測器…………………………………………………… 43 42 相位鎖定偵測器………………………………………………… 46 43 充電幫浦………………………………………………………… 48 44 壓控震盪器………………………………………………………… 49 45 除法器………………………………………………………… 52 第5章 系統模擬和電路佈局………………………………………………………54 51 展頻時脈產生器的電路模擬與效能分析…………………………… 54 第6章 量測結果……………………………………………………………………58 61 下線晶片量測………………………………………………………… 58 第7章 結論…………………………………………………………………………61 參考文獻………………………………………………………………………… 63 圖目錄 圖111一般鎖相迴路………………………………………………………3 圖111相位頻率偵測器示意圖……………………………………………4 圖222 (a)相位頻率偵測器 (b)三態變化圖…………………………………………5 圖113 (a)有相同頻率、不同相位時，CKref相位領先CKin (b)有相同相位、不同頻率時，CKref頻率高於CKin………………………………………………………………………………………6 圖224 (a)三態PFD相位-輸出特性圖 (b)有窄重置脈衝的時序圖……………7 圖225電荷幫浦及其動作示意圖…………………………………………………8 圖226 (a)一階迴路濾波器 (b)控制電壓上的跳動 (c) Granular效應…9 圖227簡單的除2除頻器…………………………………………………10 圖228 VCO特性圖…………………………………………………11 圖229 VCO的高頻雜訊…………………………………………………………12 圖231鎖相迴路線性模型…………………………………………………………12 圖232二階濾波器………………………………………………………………13 圖233三階濾波器…………………………………………………………………17 圖234分析上的三階濾波器………………………………………………………17 圖235雜訊由輸入端及VCO至輸出的轉移函數特性圖…………………………20 圖321 (a) 沒有展頻的時脈信號 (b) 經過展頻的時脈信號………………………23 圖322展頻時脈信號………………………………………………………………25 圖323展頻方式(a) 中心展頻 (b) 下展頻 (b) 上展頻…………………26 圖324週期對週期抖動………………………………………………………27 圖325長期抖動……………………………………………………………………28 圖331產生展頻時脈方法示意圖…………………………………………………29 圖332展頻時脈產生器之架構……………………………………………30 圖331產生展頻時脈方法示意圖…………………………………………………29 圖332展頻時脈產生器之架構……………………………………………30 圖333不考慮快鎖部份之二階濾波器……………………………………………31 圖334展頻時的二階濾波器………………………………………………………32 圖341展頻時脈產生器的線性模型………………………………………………35 圖342簡化的迴路濾波器………………………………………………………34 圖343展頻時脈產生器的簡化線性模型…………………………………………35 圖344 (a) 三角波信號在時域上的表示 (b) 高通濾波器對三角波信號的衰減…37 圖345高通濾波器的直流衰減造成上展頻或下展頻變成中心展頻……………38 圖346(a) (b) (c) (d) …………40 圖347使用Matlab模擬展頻時脈產生器的方塊圖………………………………40 圖348設計的相位邊限PM…………………………………………………………41 圖349 使用Matlab模擬小數除法時的情形 ， 輸出頻率為149625GHz，頻寬為 10kHz並沒有出現低頻的小數突波……………………41 圖3410使用Matlab模擬展頻時的情形，中心頻率在149625GHz，此時 迴路頻寬為10kHz，展頻在14925GHz~15GHz……………………………………41 圖411 (a) 傳統靜態相位頻率偵測器 (b) 輸入/輸出關係……………43 圖412 (a) 藉由反相器匹配延遲路徑與在重置路徑增加延遲電路以改善突波與禁止區的問題，但降低了最高工作頻率 (b) 不須降低最高工作頻率即可改善禁止區問題的相位頻率偵測器……………………………………………………………44 圖413 動態相位頻率偵測器………………………………………………………45 圖414 動態相位頻率偵測器無禁止區的模擬圖…………………………………46 圖421 相位頻率偵測器的兩組控制路徑…………………………………………46 圖422 鎖定偵測器…………………………………………………………47 圖423 鎖定偵測器的動作原理……………………………………………………47 圖424 本論文架構的的鎖定偵測器………………………………………………48 圖431 快鎖電荷幫浦………………………………………………………………48 圖432 快鎖電荷幫浦………………………………………………………………49 圖441 壓控振盪器單元……………………………………………………………49 圖442 (a) 壓控振盪器單元示意圖 (b)壓控振盪器……………………………50 圖443 差動轉單端電路…………………………………………………………50 圖444 壓控振盪器增益……………………………………………………………51 圖445 壓控振盪器增益………………………………………………51 圖451 小數除法器…………………………………………………………………52 圖452 19/20雙模除法器……………………………………………………………52 圖453 改良式比例型TSPC DFF……………………………………………………53 圖454 Yuan and Svensson所提出的TSPC DFF……………………………………53 圖 511 (a)TT未展頻鎖定時的情況，控制電壓對時間的波形圖(b) TT展頻時的情況，在30us之後開始展頻……………………………………………………………54 圖512 展頻時的情況，Kvco=250MHz/V，展頻了0032V，即展頻了8MHz，比預計的75MHz(5000 ppm)大了05MHz…………………………………54 圖513 展頻時的情況，在15us之後開始展頻，Kvco=420MHz/v，展頻了0021V，即展頻了882 MHz，比預計的75MHz(5000 ppm)大了132MHz……55 圖514 展頻時的情況，在25us之後開始展頻，Kvco=100MHz/v，展頻了0065V，即展頻了65MHz，比預計的75MHz(5000 ppm)小了05MHz………55 圖515 模擬在TT時由波形輸出端所看到的信號波形……………………………56 圖516 波形輸出端，晶片內使用open drain架構，以利將高頻訊號推出。晶片外接上Bias T架構，以供應open drain架構之電源。並量測是否在各種情況下皆可以展頻中心頻率15GHz的05%56 圖517 晶片佈局圖…………………………………………………………………57 圖611 使用E4404B量測鎖定在中心頻率15GHz時的圖片……………………58 圖612 使用E4404B在Span 50MHz & RBW 100kHz觀測下所得到 (a)非展頻時(b)展頻時的頻譜…………………………………………………………………………59 圖613 使用E4407B所量測到的Phase noisej為-67dB@100kHz59 圖614 使用DSO80404B所量測到的峰對峰抖動87ps…………………………60 圖615 晶片量測流程………………………………………………………………60 圖616 實際上的晶片量測…………………………………………………………60 表目錄 表21 與PM的關係………………………………………………………………15 表51 預計規格表……………………………………………………………………56 表71 展頻電路與SATA-I規格比較………………………………………………62 | |
| dc.language.iso | zh-TW | |
| dc.subject | 展頻時脈產生器 | zh_TW |
| dc.subject | SSCG | en |
| dc.title | SATA-I 展頻時脈產生器 | zh_TW |
| dc.title | Spread Spectrum Clock Generator for SATA-I | en |
| dc.type | Thesis | |
| dc.date.schoolyear | 96-2 | |
| dc.description.degree | 碩士 | |
| dc.contributor.oralexamcommittee | 曹恆偉(Hen-Wai Tsao),林宗賢(Tsung-Hsien Lin),楊清淵(Ching-Yuan Yang) | |
| dc.subject.keyword | 展頻時脈產生器, | zh_TW |
| dc.subject.keyword | SSCG, | en |
| dc.relation.page | 64 | |
| dc.rights.note | 有償授權 | |
| dc.date.accepted | 2008-08-04 | |
| dc.contributor.author-college | 電機資訊學院 | zh_TW |
| dc.contributor.author-dept | 電機工程學研究所 | zh_TW |
| 顯示於系所單位： | 電機工程學系 | |
文件中的檔案：
| 檔案 | 大小 | 格式 | |
|---|---|---|---|
| ntu-97-1.pdf 未授權公開取用 | 2.03 MB | Adobe PDF |
系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。