請用此 Handle URI 來引用此文件：
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/41651完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.advisor | 王勝德 | |
| dc.contributor.author | Hung-Shen Hsiao | en |
| dc.contributor.author | 蕭鴻森 | zh_TW |
| dc.date.accessioned | 2021-06-15T00:26:10Z | - |
| dc.date.available | 2009-02-03 | |
| dc.date.copyright | 2009-02-03 | |
| dc.date.issued | 2009 | |
| dc.date.submitted | 2009-01-22 | |
| dc.identifier.citation | [1] 李世安 (2008). 及時目標影像追蹤之SOPC設計. 電機工程學系, 私立淡江大學. 博士論文.
[2] A. Ben Atitallah, P. K., F. ghozzi, P. Nouel, N. Masmoudi, Ph, Marchengay (2008). Real-Time Video System Design Based on the NIOS II Processor and µCLinux. [3] Altera Corp. (2004). Automotive Graphics Controller Reference Design. [4] 陳泳男 (2007). 使用FPGA及CMOS Image Sensor來達成即時機器視覺. [5] Altera Corp. (2008). Avalon-MM Interface Specification. [6] Altera Corp. (2008). Quartus II Version 8.1 Handbook Volume 4: SOPC Builder. [7] Altera Corp. (2008). Altera Embedded Design Handbook 1.1. [8] Altera Corp. (2008). Nios II High-Performance Example with Bridges. [9] 陳瑞熙，高堅志，張楊郎 (2008). SOPC主系統架構實現技術. | |
| dc.identifier.uri | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/41651 | - |
| dc.description.abstract | 在本論文中提出了一個模組化、可重複使用、功能強大的即時視訊處理平台。此平台以Altera的Cyclone II FPGA與Terasic的DE2-70開發版為基礎，配備了500萬像素CMOS數位攝影機與800 x 400 LCD觸控式螢幕模組。整個系統由μC/OS-II與Nios II構成，使用多主從與共享記體方式，搭配Pipeline Bridge與SDRAM雙通道完成整個架構，支援軟硬體共同設計，經過模擬與合成結果，證明了此架構能達到即時視訊處理的嚴格要求。 | zh_TW |
| dc.description.abstract | In this paper, a modular, configurable and versatile platform for real-time video processing is presented. The hardware platform is based on the Altera Cyclone II FPGA and Terasic DE2-70 development board which is equipped with 500M pixel CMOS digital camera and 800x480 resolution LCD touch panel module. The platform supports simultaneous HW/SW co-design and partitioning. The whole of system was made under µC/OS-II and was performed on the Nios II soft core processor, constructed by Multi-Master , Shared Memory, Pipeline Bridge, and Dual-Channel SDRAM architecture. Simulation and Synthesis results are presented and prove that our video system respect the real-time constraint. | en |
| dc.description.provenance | Made available in DSpace on 2021-06-15T00:26:10Z (GMT). No. of bitstreams: 1 ntu-98-J95921035-1.pdf: 1278969 bytes, checksum: d65e19a08497a9e7c1dd91ca53516df1 (MD5) Previous issue date: 2009 | en |
| dc.description.tableofcontents | 摘要 i
Abstract ii 誌謝 iii 目錄 iii 表目錄 viii 第一章 序論 9 1.1 概述 9 1.2 研究動機 9 1.3 論文架構 10 第二章 文獻探討 11 第三章 以純硬體實作之即時視訊處理 13 3.1 純硬體架構 13 3.2 純硬體架構加上演算法 14 3.3 純硬體架構檢討 15 第四章 以軟硬體實作之即時視訊處理 16 4.1 常見的軟硬體架構 16 4.2 多主從與共享記憶體架構 17 4.3 建議的軟硬體架構 18 第五章 CMOS Controller 21 5.1 系統架構 21 5.2 Master與Slave設計介紹 23 5.2.1 Avalon-MM Slave Interface 23 5.2.2 Avalon-MM Master Interface 25 5.3 CMOS Sensor最佳化 26 5.4 輸出入信號說明 27 第六章 LTM Controller 29 6.1 系統架構 29 6.2 Master與Slave設計介紹 30 6.2.1 Avalon-MM Master Interface 31 6.3 LTM Controller實作上所面臨的挑戰 32 6.4 輸出入信號說明 37 第七章 Pipeline Bridge 39 7.1 Pipeline部分 39 7.2 Bridge部分 43 7.3 使用Pipeline Bridge對系統的影響 44 第八章 使用雙通道存取SDRAM 47 8.1系統架構 47 8.2 使用雙通道對系統的影響 49 第九章 實驗結果與分析 51 9.1 實驗說明 51 9.2 實驗數據比較 53 第十章 結論與未來展望 55 參考文獻： 57 | |
| dc.language.iso | zh-TW | |
| dc.subject | 視訊 | zh_TW |
| dc.subject | 軟硬體 | zh_TW |
| dc.subject | 即時 | zh_TW |
| dc.subject | Co-Design | en |
| dc.subject | Video | en |
| dc.title | 即時視訊處理架構之軟硬體共同設計 | zh_TW |
| dc.title | HW/SW Co-Design of Real-Time Video Processing | en |
| dc.type | Thesis | |
| dc.date.schoolyear | 97-1 | |
| dc.description.degree | 碩士 | |
| dc.contributor.oralexamcommittee | 傅楸善,鍾國亮,洪士灝 | |
| dc.subject.keyword | 軟硬體,即時,視訊, | zh_TW |
| dc.subject.keyword | Co-Design,Video, | en |
| dc.relation.page | 57 | |
| dc.rights.note | 有償授權 | |
| dc.date.accepted | 2009-01-22 | |
| dc.contributor.author-college | 電機資訊學院 | zh_TW |
| dc.contributor.author-dept | 電機工程學研究所 | zh_TW |
| 顯示於系所單位： | 電機工程學系 | |
文件中的檔案：
| 檔案 | 大小 | 格式 | |
|---|---|---|---|
| ntu-98-1.pdf 未授權公開取用 | 1.25 MB | Adobe PDF |
系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。