使用雙臨界電壓絕緣體上矽互補式金氧半技術及內容可定址記憶體記憶單元之cache電路設計

Abstract

在本論文中，描述新的Cache記憶體具有適合低功率、低電壓應用的電路和結構。 在第二章將瀏覽基本Cache記憶體的原理，提出使用部分解離絕緣體上矽互補式金氧半動態臨界電壓技術擁有快速標籤比對能力的新型低電壓內容可定址記憶體記憶單元，其使用動態控制電晶體的基體電壓和雙臨界電壓的技術，以達到快速比對的能力。 在第三章將介紹Cache記憶體的的設計，其中包含了標籤部位和記憶體部位兩個部份。標籤部位含有標籤細胞、第二層解碼器、近似靜態的脈波產生器及標籤感應放大器。使用兩個雙輸入阜的記憶體於記憶體部位。最後是時序圖和討論Cache記憶體的運作方式。