請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/25423
標題: | 使用雙臨界電壓絕緣體上矽互補式金氧半技術及內容可定址記憶體記憶單元之cache電路設計 A Cache Memory Using SOI DTMOS Technique and a Content-Addressable-Memory Cell Approach |
作者: | Yee-Sin Er 余宇昕 |
指導教授: | 郭正邦(James B. Kuo) |
關鍵字: | 雙臨界電壓,記憶體, Cache Memory,DTMOS, |
出版年 : | 2007 |
學位: | 碩士 |
摘要: | 在本論文中,描述新的Cache記憶體具有適合低功率、低電壓應用的電路和結構。
在第二章將瀏覽基本Cache記憶體的原理,提出使用部分解離絕緣體上矽互補式金氧半動態臨界電壓技術擁有快速標籤比對能力的新型低電壓內容可定址記憶體記憶單元,其使用動態控制電晶體的基體電壓和雙臨界電壓的技術,以達到快速比對的能力。 在第三章將介紹Cache記憶體的的設計,其中包含了標籤部位和記憶體部位兩個部份。標籤部位含有標籤細胞、第二層解碼器、近似靜態的脈波產生器及標籤感應放大器。使用兩個雙輸入阜的記憶體於記憶體部位。最後是時序圖和討論Cache記憶體的運作方式。 |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/25423 |
全文授權: | 未授權 |
顯示於系所單位: | 電機工程學系 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-96-1.pdf 目前未授權公開取用 | 1.37 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。