請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/24890
標題: | 低溫複晶矽薄膜電晶體之偏壓溫度不穩定性 Bias Temperature Instability of Low Temperature Polycrystalline Silicon Thin-Film Transistor |
作者: | JIA-HONG YE 葉家宏 |
指導教授: | 劉致為(Chee-Wee Liu) |
關鍵字: | 偏壓不穩定性,低溫複晶矽薄膜電晶體, BTI,LTPS TFT, |
出版年 : | 2007 |
學位: | 碩士 |
摘要: | 目前低溫複晶矽薄膜電晶體仍有需多問題需要解決,如漏電流的問題,以及我們對於複晶矽還有許多物理特性並不是十分的了解,而我們的研究方向就是低溫複晶矽薄膜電晶體之偏壓溫度不穩定性,這是屬於元件可靠度分析的範疇。在我們的論文裡,我們使用了不同的閘極偏壓,配合上不同的溫度以及不同的施以偏壓時間,其中包含了長時間與短時間,去做我們的元件偏壓溫度不穩定性實驗。藉由外在條件的不同,我們去觀察元件之後特性的變化。除了我們將試著去了解低溫複晶矽薄膜電晶體之電性之外,我們也閱讀相關的論文或研究報告,從這些已知的研究之中,尋找可能的發現原因,以及其內部的物理機制為何。基本上我們希望不僅能夠控制變因,明白什麼將會影響什麼,確實做到加速元件劣化的實驗,也就是能夠做到定性的實驗,更進一步,我們更希望能夠做到定量化的實驗,去確實明白產生了什麼改變如氧化層的缺陷增加、界面缺陷的產生,而這些增加的量又為多少。以上的這些,就是我們希望藉由實驗建立相關元件劣化的模型,而這些模型將可以提供如研究電路方面人員的參考。 Our thesis studies about bias temperature instability of low temperature polycrystalline silicon thin film transistors. In this thesis, we use different gate bias, stress gate bias time, temperature, and device structures to do our experiment. The different device structures are like LDD, channel types, gate stacks, and different width lengths etc. The goal of our experiment is to understand the electrical property of low temperature polycrystalline silicon thin film transistors. The electrical properties are like humps, threshold voltage shift, on current degrade and leakage current etc. Moreover, we want to build models of low temperature polycrystalline silicon thin film transistors about electrical properties. These models will be help for engineers who work about circuits. |
URI: | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/24890 |
全文授權: | 未授權 |
顯示於系所單位: | 電機工程學系 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-96-1.pdf 目前未授權公開取用 | 2.72 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。