請用此 Handle URI 來引用此文件:
http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/24415
完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.advisor | 陳德玉(Dan Chen) | |
dc.contributor.author | Pei-Yuan Chen | en |
dc.contributor.author | 陳培員 | zh_TW |
dc.date.accessioned | 2021-06-08T05:25:09Z | - |
dc.date.copyright | 2005-07-27 | |
dc.date.issued | 2005 | |
dc.date.submitted | 2005-07-22 | |
dc.identifier.citation | 參考文獻
[1] Jim Lepkowski, ”A low cost DDR memory power supply using the NCP1571 synchronous buck converter and a LM358 based linear voltage regulator”, ON Semicoductor company. [2] Kwang H. Liu, Sorin L. Neqru, Fu-Yuan Shin, “Bidirectional Voltage Regulator Sourcing and Sinking Current For Line Termination”, United States Patent, March, 2004. [3] Xunwei Zhou, Mauro Donati, Luca Amoroso, Fred C. Lee, ”Improved light-load efficiency voltage regulator module”, IEEE Transactions on Power Electronics, Vol. 15, No. 5, pp. 826-834, September, 2000. [4] Daniel W. Hart, ”Introduction to Power Electronics”, Prentice-Hall, Inc. , 1997. [5] 王順忠譯,”電力電子學”,東華書局,1998年 [6] 梁適安譯,”高頻交換式電源供應器原理與設計”,第二版,全華書局,1995年5月。 [7] P.R.K. Chetty, ”Switch-Mode Power Supply Design”wer Electronics”, TAB-BOOKS, Inc. , 1986. [8] Keith Billings,”Switch mode Power Supply Handbook”, Second Edition, McGraw-Hill Companies, Inc. pp.1.73-1.83, 1999. [9] David Daniels, Dirk Gehrke, Mike Segal, “Sequencing Power Supplies in Multiple Voltage Rail Environments”, Power Supply Design Seminar, Texas Instruments, pp. 2-17, May, 2004. [10] 陳德玉,”開關電源控制線路分析與設計”,經濟部工業局92年度工業技術人才培訓計畫講義,2003年10月。 [11] Abraham I. Pressman, “Switching Power Supply Design”, Second Edition, McGraw-Hill Companies, Inc. , 1999. [12] Michael Qiao, Parviz Parto, Reza Amirani, ”Stabilize the Buck Converter with Transconductance Amplifier”, Application Note AN-1043, International Rectifier, October, 2002. [13] 王振華,”電子學與電子電路”,超級科技圖書,2000年10月。 [14] 陳世寬,謝東河共譯,”類比積體電路應用與設計”,高立圖書有限公司,1997年2月。 [15] 鄭群星,”電腦輔助電子電路設計”,全華科技,2002年3月。 [16] 王啟林,謝昌勳,”電腦輔助電路設計”,高立圖書有限公司,2003年七月。 | |
dc.identifier.uri | http://tdr.lib.ntu.edu.tw/jspui/handle/123456789/24415 | - |
dc.description.abstract | 摘要
本論文將研究同步整流降壓型轉換器(Synchronous Rectifier Buck Converter)在開機緩啟動時輸出電壓帶有預偏電壓(Pre-bias)時,輸出電壓會有突降的特性,並將舉出符合低電壓特性DDR memory (Double Data Rate Memory)電源模組的例子來探討。一般應用上,在開機時為了避免電壓、電流的超越量(overshoots)及湧入電流(Inrush Current) 與在開關閉合時所可能在電感上造成的飽和等等問題的產生,都會加入緩啟動(Soft-start)電路及預偏電壓電路。但是因為同步整流降壓型轉換器的同步整流特性使得在開機時輸出電壓會有突降的現象,此電壓突降的現象為在業界規範及應用上所不能夠允許的。所以本論文將提出解決的電壓突降電路的方法,而這個電路我們把它稱為電壓突降預防電路(DPC),此電路為電流鏡(current mirror)的架構,利用緩啟動的原理使其解決此電壓突降的現象。並經由Psipce電路模擬軟體及硬體實作的驗證之後,針對在開機時輸出電壓會有突降現象而言,證明此方法確實可行。由於本電路是採取分開(Discrete)的方式去驗證,但是對於現今講求SoC (System on Chip)的時代,相對而言電路零件體積過於巨大而分散,經過前面證明DPC電路的可行之後,未來的展望就是將DPC電路整合在一顆控制IC裡面。 | zh_TW |
dc.description.abstract | Abstract
A synchronous Buck dc/dc converter with current sourcing and sinking capabilities is required in low-voltage Double Data Rate Memory (DDR) applications. In many Buck converter applications, soft start of the main MOSFET switch with pre-biased output voltage condition is often necessary to avoid undesirable effects such as in-rush start current, possible inductor saturation, and output voltage overshoot. However, in a synchronous Buck converter configuration, such starting condition would lead to output voltage temporary dipping, which is disallowed in many applications. In this thesis, a control scheme to avoid such a problem is proposed and circuit-level SPICE simulations were conducted to verify the concept. And the proposed circuit concept was experimentally verified by using discrete components at the breadboard level. Although the implementation was done with discrete components, however, the scheme was conceived with the final intention of integrated circuit fabrication. | en |
dc.description.provenance | Made available in DSpace on 2021-06-08T05:25:09Z (GMT). No. of bitstreams: 1 ntu-94-R92921015-1.pdf: 2277585 bytes, checksum: 07728568fd28a863510ae406803761b4 (MD5) Previous issue date: 2005 | en |
dc.description.tableofcontents | 目錄
摘要 ------------------------------------------------------------------------------ⅠABSTRACT ---------------------------------------------------------------------Ⅱ 圖目錄 ---------------------------------------------------------------------------Ⅴ 表目錄 ---------------------------------------------------------------------------Ⅶ 第一章 緒論 ---------------------------------------------------------------------1 1.1研究動機 ---------------------------------------------------------------------1 1.2文章編排方式 ---------------------------------------------------------------3 第二章 DDR memory power特性及電容Pre-bias電壓缺失 --------4 2.1 DDR memory (Data Double Rate Memory)特性 -----------------------4 2.2特別低電壓輸出直流轉換器 ---------------------------------------------5 2.3同步整流 --------------------------------------------------------------------8 2.4開機緩啟動及預偏電壓 --------------------------------------------------18 2.5 Q1緩啟動電路對Pre-bias的同步整流降壓型轉換器所造成輸出電壓下降的影響 ---------------------------------------------------------24 第三章 同步整流降壓型轉換器回授控制補償電路設計 --------------27 3.1控制理論 --------------------------------------------------------------------27 3.2同步整流降壓型轉換器設計 --------------------------------------------37 第四章 電壓突降預防電路 ------------------------------------------------60 4.1 電壓突降預防電路 -------------------------------------------------------60 4.2 DPC電路模擬和實作結果 ----------------------------------------------72 4.3比較未加入與加入DPC電源模組改善的情形 ----------------------76 第五章 結論 --------------------------------------------------------------------87 參考文獻 ------------------------------------------------------------------------88 圖目錄 圖1-1 輸出dipping由於加入soft-start及預偏電壓電路 ------------------------1 圖1-2 開機時所需求之應用電壓波形 --------------------------------------------2 圖 2-1 傳統DDR memory電源策略 ------------------------------------------------------4 圖 2-2 新型DDR memory電源策略 ------------------------------------------------------5 圖 2-3 降壓型轉換器採用二極體當整流器 ---------------------------------------------6 圖 2-4 模擬降壓型轉換器採用二極體當整流器在不連續導通模式下的狀態 ---7 圖 2-5 實做降壓型轉換器採用二極體當整流器在不連續導通模式下的狀態 ---7 圖 2-6 同步整流降壓型轉換器 ------------------------------------------------------------8 圖 2-7 同步整流降壓型轉換器電路波形 -----------------------------------------------9 圖 2-8 Q1開關導通,Q2開關不導通模式 -----------------------------------------------10 圖 2-9 Q1開關不導通,Q2開關導通模式 ---------------------------------------------11 圖 2-10 降壓型轉換器採用MOSFET當整流器輸出負載電載模式 --------------13 圖 2-11 降壓型轉換器採用MOSFET當整流器輸入負載電載模式 --------------13 圖 2-12 同步整流降壓型轉換器在不同IL電感電流下導通的狀態 --------------15 圖2-13 測試同步整流降壓型轉換器吸入電流圖示 ----------------------------------16 圖2-14 模擬同步整流降壓型轉換器吸入電流的狀態 -------------------------------16 圖2-15 實作同步整流降壓型轉換器吸入電流的狀態 -------------------------------17 圖 2-16 未加緩啟動電路的方塊圖 ------------------------------------------------------18 圖 2-17 Q1緩啟動電路在整個電源模組的方塊圖 ----------------------------------19 圖 2-18 緩啟動電路 -----------------------------------------------------------------------20 圖 2-19 電源模組為未加緩啟動電路的情況(剛開機時) -----------------------------21 圖 2-20 電源模組加入緩啟動電路的情況(剛開機時) --------------------------------21 圖 2-21 未加bias voltage電路圖 --------------------------------------------------------22 圖 2-22 加入預偏電壓的方法 -----------------------------------------------------------23 圖 2-23 電源模組加入緩啟動電路和預偏電壓的情況(剛開機時) ---------------24 圖 2-24 輸出dipping由於Q1 soft-start ----------------------------------------------25 圖 2-25 同步整流降壓型轉換器帶有預偏電壓開機時輸出 ------------------------26 圖 3-1 閉迴路系統 -----------------------------------------------------------------------27 圖 3-2 G(s)H(s)波德圖 -------------------------------------------------------------------28 圖 3-3 電源模組系統 -----------------------------------------------------------------------29 圖 3-4 電源模組實際系統 -----------------------------------------------------------------30 圖 3-5 負回授放大器 -----------------------------------------------------------------------31 圖 3-6 型式1補償器 -----------------------------------------------------------------------33 圖 3-7 型式2補償器 -----------------------------------------------------------------------34 圖 3-8 型式3補償器 -----------------------------------------------------------------------36 圖 3-9 同步整流降壓型轉換器電路圖 --------------------------------------------------37 圖 3-10 型式3的補償器與波德圖 ------------------------------------------------------38 圖 3-11 降壓型轉換器、Loop gain、型式3補償器波德圖 ------------------------39 圖 3-12 設計的型式3補償器 -------------------------------------------------------------41 圖 3-13 模擬型式3補償器波德圖 -------------------------------------------------------42 圖 3-14 模擬降壓型電路(Power stage)的波德圖 -------------------------------42 圖 3-15 補償後Loop gain圖 --------------------------------------------------------------43 圖 3-16 Loop gain大小及相位圖 -------------------------------------------------------43 圖 3-17 輸入電壓在3.5V~到10V變化模擬與實作的比較 -------------------------50 圖 3-18 負載在0A~到2.5A變化模擬與實作的比較 --------------------------------55 圖 3-19 模擬及測試負載在0A->2A輸出電壓暫態變化 ----------------------------57 圖 3-20 模擬及測試負載在2A->0A輸出電壓暫態變化 ----------------------------58 圖 4-1 加上DPC後之整體系統方塊圖 -------------------------------------------------60 圖 4-2 Q2 Vgs未加入及加入DPC電路的比較 ---------------------------------------62 圖 4-3 DPC電路在整個stage的圖示 ---------------------------------------------------63 圖 4-4 DPC圖示 -----------------------------------------------------------------------------63 圖 4-5 DPC電路動作的情況 --------------------------------------------------------------65 圖4-6 DPC動作原理圖 ---------------------------------------------------------------------66 圖 4-7 Vc工作波形圖 -----------------------------------------------------------------------67 圖 4-8 Vo/Vc轉換關係圖 --------------------------------------------------------------68 圖 4-9 DPC電路圖 --------------------------------------------------------------------------69 圖 4-10 DPC模擬電路圖 -------------------------------------------------------------------72 圖 4-11 DPC模擬結果圖 -------------------------------------------------------------------73 圖 4-12 DPC實作結果圖 -------------------------------------------------------------------74 圖 4-13 緩啟動時未加入DPC的方塊圖 -----------------------------------------------76 圖 4-14 緩啟動時未加入DPC的模擬電路圖 -----------------------------------------77 圖 4-15 未加入DPC電路時緩啟動時的狀態圖 --------------------------------------78 圖 4-16 未加入DPC電路時緩啟動時的輸出電壓 -----------------------------------79 圖 4-17 緩啟動時加入DPC的方塊圖 --------------------------------------------------80 圖 4-18 緩啟動時未加入DPC的模擬電路圖 -----------------------------------------80 圖 4-19 加入DPC電路時緩啟動時的狀態圖 -----------------------------------------81 圖 4-20 加入DPC電路時緩啟動時的輸出電壓 --------------------------------------82 圖 4-21 實作未加入DPC電路時緩啟動時的輸出電壓 -----------------------------83 圖 4-22 實作加入DPC電路時緩啟動時的輸出電壓 --------------------------------85 表目錄 表3-1 計算與模擬頻率的差別 -----------------------------------------------------------41 表3-2 穩定度模擬所得值 -----------------------------------------------------------------44 | |
dc.language.iso | zh-TW | |
dc.title | 探討同步整流降壓型轉換器緩啟動時的預偏輸出 | zh_TW |
dc.title | Soft start of a Synchronous Rectifier Buck Converter with Pre-biased Output | en |
dc.type | Thesis | |
dc.date.schoolyear | 93-2 | |
dc.description.degree | 碩士 | |
dc.contributor.oralexamcommittee | 史富元(Fu-Yuan Shih),許源浴(Yuan-Yih Hsu) | |
dc.subject.keyword | 同步整流降壓型轉換器,緩啟動,預偏電壓,電壓突降,湧入電流, | zh_TW |
dc.subject.keyword | Synchronous rectifier Buck converter,Soft-start,Pre-bias voltage,voltage dipping,Inrush current, | en |
dc.relation.page | 89 | |
dc.rights.note | 未授權 | |
dc.date.accepted | 2005-07-22 | |
dc.contributor.author-college | 電機資訊學院 | zh_TW |
dc.contributor.author-dept | 電機工程學研究所 | zh_TW |
顯示於系所單位: | 電機工程學系 |
文件中的檔案:
檔案 | 大小 | 格式 | |
---|---|---|---|
ntu-94-1.pdf 目前未授權公開取用 | 2.22 MB | Adobe PDF |
系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。