搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 1 筆結果,共 1 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2019 | 基於時域積分器之鎖相迴路與數位鎖相迴路之迴路增益最佳化 A Phase-Locked Loop Using a Single-Ring-Oscillator-Based Integrator and a Digital Phase-Locked Loop With Adaptive Loop Gain Controller | Guan-Yu Su; 蘇冠宇 | 電子工程學研究所 |
探索
系所
- 1 電子工程學研究所
學位
- 1 碩士
指導教授
關鍵字
- 1 phase-locked loop,time-based inte...
- 1 phase-locked loop,time-based inte...
- 1 phase-locked loop,time-based inte...
- 1 phase-locked loop,time-based inte...
- 1 phase-locked loop,time-based inte...
- 1 鎖相迴路,時域積分器
- 1 鎖相迴路,時域積分器,頻率校正
- 1 鎖相迴路,時域積分器,頻率校正,數位鎖相迴路
- 1 鎖相迴路,時域積分器,頻率校正,數位鎖相迴路,自動迴路增益控制器
- 1 鎖相迴路,時域積分器,頻率校正,數位鎖相迴路,自動迴路增益控制器,...
- 下一頁 >
出版年
- 1 2019
全文授權
- 1 未授權
全文
- 1 true