搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 1 筆結果,共 1 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2017 | 背景校正供應電壓雜訊之數位鎖相迴路與注入鎖定時脈倍頻器 Digital Phase-Locked Loop With Background Supply Noise Calibration and Injection-Locked Clock Multiplier | Che-Wei Tien; 田哲瑋 | 電子工程學研究所 |