搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 3 筆結果,共 3 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2011 | 以0.18-μm CMOS製程製作之30GHz鎖相迴路設計與實現 Design and Implementation of 30 GHz Phase-Locked Loop in a 0.18-μm CMOS Technology | Ciao-Ling Peng; 彭巧齡 | 電子工程學研究所 |
2011 | 可適性接收機與次諧波注入鎖相迴路分析與設計 Analysis and Design of Adaptive Receiver and Subharmonically Injection-Locked PLL | Yi-Chieh Huang; 黃逸傑 | 電子工程學研究所 |
2011 | 快速鎖定與低雜訊之鎖相迴路設計 Design of Fast-Settling and Low-Noise Phase-Locked Loops | Wei-Hao Chiu; 邱威豪 | 電子工程學研究所 |