搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 3 筆結果,共 3 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2006 | 以延遲鎖定迴路為基礎的全數位快速鎖定時脈產生器之設計與實作 Design and Implementation of All-Digital Fast-Locked DLL-Based Clock Generators | Chuan-Kang Liang; 梁鵑伉 | 電子工程學研究所 |
2008 | 高速延遲鎖相迴路之設計 Design of High Speed Delay-Locked Loops | Chi-Nan Chuang; 莊基男 | 電子工程學研究所 |
2009 | 延遲鎖相迴路時脈產生器 Design and Implementation of Delay Locked Loop Clock Generator | Kuo-Chih Wen; 溫國智 | 電子工程學研究所 |