搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 2 筆結果,共 2 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2020 | 背景消除供應電壓雜訊的數位鎖相迴路與注入鎖定時脈倍頻器
Digital Phase-Locked Loop with Background Supply Noise Cancellation and Injection-Locked Clock Multiplier | Yen-Min Tseng; 曾彥閔 | 電子工程學研究所 |
2015 | 數位鎖相迴路之自動迴路增益最佳化 Automatic Loop Gain Optimization for Digital Phase-Locked Loops | Ting-Kuei Kuan; 管挺貴 | 電子工程學研究所 |
探索
系所
- 2 電子工程學研究所
關鍵字
- 2 數位鎖相迴路
- 1 digital phase-locked loop,phase-l...
- 1 digital phase-locked loop,phase-l...
- 1 digital phase-locked loop,phase-l...
- 1 digital phase-locked loop,phase-l...
- 1 digital phase-locked loop,phase-l...
- 1 digital phase-locked loop,phase-l...
- 1 digital phase-locked loop,phase-l...
- 1 digital phase-locked loop,phase-l...
- 1 digital phase-locked loop,phase-l...
- 下一頁 >
全文授權
- 2 未授權
全文
- 2 true