搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 2 筆結果,共 2 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2019 | 具展頻追蹤與較佳高頻抖動容忍度之5-Gb/s數位時脈資料回復電路 A 5-Gb/s Adaptive Digital CDR Circuit with SSC Capability and Enhanced High-Frequency JTOL | Shun-Chi Chang; 張舜棋 | 電子工程學研究所 |
2014 | 數百億位元多通道時脈資料回復電路之設計與分析 Design and Analysis of Tens of Gb/s Multi-Channel Clock and Data Recovery Circuits | Chien-Kai Kao; 高健凱 | 電子工程學研究所 |
探索
系所
- 2 電子工程學研究所
學位
- 2 碩士
關鍵字
- 1 clock and data recovery,cdr
- 1 clock and data recovery,cdr,multi...
- 1 clock and data recovery,cdr,multi...
- 1 clock and data recovery,cdr,multi...
- 1 clock and data recovery,spread-sp...
- 1 clock and data recovery,spread-sp...
- 1 clock and data recovery,spread-sp...
- 1 clock and data recovery,spread-sp...
- 1 時脈資料回復
- 1 時脈資料回復,展頻時脈
- 下一頁 >
全文
- 2 true