搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 1 筆結果,共 1 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2014 | 基於最後一層快取記憶體加權存取延遲值之中央處理器與繪圖處理器異質性架構的快取記憶體分割機制 Weighted LLC Latency-Based Run-Time Cache Partitioning for Heterogeneous CPU-GPU Architecture | Cheng-Hsuan Li; 李承軒 | 資訊工程學研究所 |