搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 3 筆結果,共 3 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2007 | 利用遞移封閉圖表示法處理巨集電路擺置 A High-Quality Transitive-Closure-Graph-Based Macro Placer | Hsin-Chen Chen; 陳信成 | 電機工程學研究所 |
2007 | 考慮障礙物之直角史坦納樹快速建造 Efficient Obstacle-Avoiding Rectilinear Steiner Tree Construction | Chung-Wei Lin; 林忠緯 | 電子工程學研究所 |
2009 | 考慮障礙物及緩衝器之時脈訊號延遲範圍最小化時鐘樹合成 Blockage-Avoiding Buffered Clock-Tree Synthesis with Clock Latency-Range Minimization | Chung-Chun Cheng; 鄭仲鈞 | 電子工程學研究所 |
探索
指導教授
關鍵字
- 2 實體設計
- 1 physical design,clock tree
- 1 physical design,clock tree,blocka...
- 1 physical design,clock tree,blocka...
- 1 physical design,clock tree,blocka...
- 1 physical design,clock tree,blocka...
- 1 physical design,placement
- 1 physical design,placement,macro
- 1 physical design,placement,macro,t...
- 1 physical design,placement,macro,t...
- 下一頁 >
全文授權
- 3 有償授權
全文
- 3 true