搜尋
新增篩選器:
使用篩選器讓結果更精確。
第 1 到 3 筆結果,共 3 筆。
- 上一個
- 1
- 下一個
符合的文件:
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2011 | 以0.18-μm CMOS製程製作之30GHz鎖相迴路設計與實現 Design and Implementation of 30 GHz Phase-Locked Loop in a 0.18-μm CMOS Technology | Ciao-Ling Peng; 彭巧齡 | 電子工程學研究所 |
2018 | 具有自適應注入鎖定技術之低電壓鎖相迴路 A Low Voltage Phased-Locked Loop with Adaptive Injection-Locked Technique | Tung-Hsien Tsai; 蔡東憲 | 生醫電子與資訊學研究所 |
2019 | 一個0.02mm2之鎖相迴路並採用次取樣與突波降低技術實現於90nm CMOS製程 A 0.02mm2 Sub-Sampling PLL with Spur Reduction Technique in 90nm CMOS Technology | You-Rong Qiu; 邱宥榮 | 電子工程學研究所 |
探索
系所
學位
- 3 碩士
關鍵字
- 3 鎖相迴路
- 1 phase-locked loop,current-control...
- 1 phase-locked loop,current-control...
- 1 phase-locked loop,current-control...
- 1 phase-locked loop,current-control...
- 1 phase-locked loop,low voltage
- 1 phase-locked loop,low voltage,ada...
- 1 phase-locked loop,synthetic quasi...
- 1 phase-locked loop,synthetic quasi...
- 1 鎖相迴路,低電壓
- 下一頁 >
全文授權
- 1 同意授權(全球公開)
- 1 有償授權
- 1 未授權
全文
- 3 true