Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
搜尋
搜尋:
整個系統
電機資訊學院
光電工程學研究所
生物資訊學國際研究生博士學位學程
生醫電子與資訊學研究所
資料科學學位學程
資訊工程學系
資訊網路與多媒體研究所
電信工程學研究所
電子工程學研究所
電機工程學系
for
目前的篩選器:
標題
系所
學位
作者
指導教授
系所
關鍵字
出版年
授權
Has File(s)
包含
等於
ID
不等於
不包含
非 ID
開始新的搜尋
新增篩選器:
使用篩選器讓結果更精確。
標題
系所
學位
作者
指導教授
系所
關鍵字
出版年
授權
Has File(s)
包含
等於
ID
不等於
不包含
非 ID
第 1 到 10 筆結果,共 41 筆。
上一個
1
2
3
4
...
5
下一個
符合的文件:
出版年
標題
作者
系所
2014
具變壓器回授的K-Band低功耗頻率合成器與寬頻除頻器之研製
Design and Analysis of K-Band Low Power Transformer- Feedback Frequency Synthesizer and Wide Locking Range Frequency Divider
Hsin-Chuan Chen; 陳信全
電信工程學研究所
2006
適用於鎖相頻率合成器之突波雜訊抑制技術研究
A Spur Suppression Technique for Phase-Locked Frequency Synthesizers
Wei-Liang Lee; 李韋良
電子工程學研究所
2011
快速鎖定與低雜訊之鎖相迴路設計
Design of Fast-Settling and Low-Noise Phase-Locked Loops
Wei-Hao Chiu; 邱威豪
電子工程學研究所
2006
20-GHz時脈倍頻單元設計與分析以0.18-um CMOS製程製作
Design and Analysis of a 20-GHz Clock Multiplication Unit in 0.18-um CMOS Technology
Sheng-Hann Wu; 吳昇翰
電子工程學研究所
2010
CMOS鎖相迴路頻率合成器之研究與應用
The Design and Application of CMOS PLL-Based Frequency Synthesizers
Yuen-Tai Chang; 張元泰
電子工程學研究所
2013
具變壓器回授的Ka-Band低功耗頻率合成器與具可調式穩壓電路的壓控震盪器之研製
Design and Analysis of Ka-Band Low Power Transformer-Feedback Frequency Synthesizer and 24GHz Supply-Regulated VCO with Adjustable Regulator Embedded
Chia-Hui Yu; 余家輝
電信工程學研究所
2011
以0.18-μm CMOS製程製作之30GHz鎖相迴路設計與實現
Design and Implementation of 30 GHz Phase-Locked Loop in a 0.18-μm CMOS Technology
Ciao-Ling Peng; 彭巧齡
電子工程學研究所
2017
背景校正供應電壓雜訊之數位鎖相迴路與注入鎖定時脈倍頻器
Digital Phase-Locked Loop With Background Supply Noise Calibration and Injection-Locked Clock Multiplier
Che-Wei Tien; 田哲瑋
電子工程學研究所
2019
具製程、電壓與溫度背景校正之倍頻延遲鎖定迴路
A PVT-Tolerant MDLL with a Background Coarse-Frequency Selector and a Frequency Calibrator using a Delay-Calibrated SSPD
Yu-Kai CHIU; 邱鈺凱
電子工程學研究所
2014
具次諧波相位自動對準技術之無除頻器次諧波注入頻率合成器
A Dividerless Subharmonically Injection Locked Frequency Synthesizer with Self Injected Signal Aligning
Pei-Chun Wu; 吳培鈞
電子工程學研究所
探索
系所
33
電子工程學研究所
5
電信工程學研究所
2
電機工程學研究所
1
生醫電子與資訊學研究所
學位
35
碩士
6
博士
指導教授
7
劉深淵(shen-iuan liu)
4
呂學士
4
林宗賢(tsung-hsien lin)
4
黃天偉(tian-wei huang)
3
劉深淵
3
李泰成(tai-cheng lee)
3
陳中平(chung-ping chen)
2
李泰成
1
liang-hung lu
1
tai-cheng lee
.
下一頁 >
作者
1
che-fu liang
1
che-wei tien
1
che-wei yeh
1
cheng-tang chen
1
chi-hao wei
1
chia-hui yu
1
chia-min chen
1
chia-tsun wu
1
chieh-wen lee
1
chien-yuan cheng
.
下一頁 >
關鍵字
20
phase-locked loop
13
pll
8
鎖相迴路,頻率合成器
4
phase-locked loop,frequency synth...
2
phase-locked loop (pll)
2
phase-locked loop,frequency synth...
2
phase-locked loops
2
pll,cdr
2
pll,frequency synthesizer
2
pll,phase-locked loop
.
下一頁 >
出版年
6
2020 - 2023
24
2010 - 2019
11
2006 - 2009
全文授權
22
未授權
18
有償授權
1
同意授權(全球公開)
全文
41
true