Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
瀏覽 的方式: 作者 黃俊郎
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
或是輸入前幾個字:
排序方式:
標題
出版年
排序方式:
升冪排序
降冪排序
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 1 到 20 筆資料,總共 40 筆
下一步 >
出版年
標題
作者
系所
2023
SARA:應用語義輔助之強化主動學習策略提升知識圖譜於實體對齊之效能
SARA: Semantic-assisted Reinforced Active Learning for Entity Alignment
劉謦瑄; Ching-Hsuan Liu
資料科學學位學程
2007
一管線式類比數位轉換器之全數位外部校正技術
A Fully Digital External Calibration Technique for 1-bit/stage Pipelined ADC
Yuan-Chi Yu; 游源祺
電子工程學研究所
2005
以序列組表示法實踐系統晶片測試排程
SOC Test Scheduling Using Sequence-Pair Representation
Chih-Chiang Huang; 黃志強
電子工程學研究所
2006
以延遲線量測週期性抖動之可測試性技術
A Delay Line Based Design-for-Test Technique for Sinusoidal Jitter Measurement
Chia-Yuan Kuo; 郭嘉元
電子工程學研究所
2006
以模擬為基礎產生影像處理編解碼器之驗證圖樣
Simulation-Based Verification Pattern Generation for Image Processing Codec
I-Nan Liao; 廖宜南
電機工程學研究所
2014
以現場可程式邏輯陣列實現路徑時序偏差之校正
Implementation of an FPGA-Based Deskew Technique
Chung-Hung Lin; 林俊宏
電子工程學研究所
2013
內建特徵化一位元管線式類比數位轉換器的方法
A Built-In Characterization Technique for 1-Bit/Stage Pipelined ADC
Yu-Hung Chou; 周宇宏
電子工程學研究所
2018
可降低測試圖樣數目之平行化自動測試圖樣產生技術
Reducing Test Pattern Count by A Parallel N-pattern Compaction ATPG
Bo-Yi Li; 李柏毅
電子工程學研究所
2017
在全速掃描測試中測試資料容積以及能量管理
Test Data Volume and Power Management for Scan-Based At-Speed Testing
Yi-Tsung Lin; 林易增
電子工程學研究所
2010
在廣播壓縮環境下應用偏移插入技術之壓縮感知自動化測試圖樣產生技術
Compression-aware Automatic Test Pattern Generation based on Skew Insertion Technique in the Broadcast Environment
Chien-Ju Lin; 林建儒
電子工程學研究所
2023
基於IEEE 1500標準HBM PHY互連測試
IEEE 1500 Based HBM PHY Interconnect Testing
張津豪; Chin-Hao Chang
電子工程學研究所
2011
基於共享記憶體多核心系統上具確定性之平行化自動測試圖樣產生技術
A Deterministic Parallel ATPG for Shared-Memory Multi-Core Systems
Chun-Hao Chang; 張峻豪
電子工程學研究所
2012
基於條件機率之離群路徑偵測技術
A Conditional Probability Based Outlier Path Detection Technique
Li-Jen Hu; 胡立人
電子工程學研究所
2019
基於模擬測試圖樣至程式轉換器應用於軟體自我測試
Simulation-Based Test Patterns to Program Converter for Software-Based Self-Test
Yu-Hsiang Chang; 章宇翔
電子工程學研究所
2016
基於現場可程式化邏輯閘陣列之支援符號伸展與反轉能力的高解析度格式器
A High-Resolution FPGA Formatter with Symbol-Stretching and Inversion Capability
Chih-Lung Hsiao; 蕭智隆
電子工程學研究所
2013
基於現場可程式邏輯陣列的低成本次奈秒時序格式產生器
An FPGA-based Sub-nanosecond Low-cost Timing Generator and Formatter
Yu-Yi Chen; 陳宇奕
電子工程學研究所
2013
子集加總延遲線: 一種能實現超高精度且容易實作在可編程邏 輯陣列上的延遲電路
The subset sum delay line: an ultra-high resolution approach that can be easily implemented in FPGA
Chung-Yun Wang; 王仲昀
電機工程學研究所
2009
實現於無線積體電路測試平台上之管線式類比數位轉換器數位校正技術與自我測試電路
Implementation of a Built-in-Self-Calibration Technique for 1-bit/stage Pipelined ADC in the Wireless IC Testing Platform
Kuo-Yu Chou; 周國裕
電子工程學研究所
2012
平面顯示器源極驅動器晶片可測試性設計技術
A Design-for-Test Technique for Flat Panel Display Source Driver ICs
Shih-Hsuan Lin; 林士軒
電機工程學研究所
2011
建立於可重組化架構電路之大型矩陣乘法器容錯設計
Fault Tolerant Design for Large Scale Matrix Multiplier Based on Reconfigurable Architecture
Bo-Yu Jan; 詹博宇
電機工程學研究所