瀏覽 的方式: 作者 Po-Yu Chang
顯示 1 到 1 筆資料,總共 1 筆
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2017 | 晶圓級系統構裝於高速串列通訊介面的訊號完整度設計 Signal Integrity Design for High Speed SerDes Interface in Wafer Level Package | Po-Yu Chang; 張伯瑜 | 電信工程學研究所 |
出版年 | 標題 | 作者 | 系所 |
---|---|---|---|
2017 | 晶圓級系統構裝於高速串列通訊介面的訊號完整度設計 Signal Integrity Design for High Speed SerDes Interface in Wafer Level Package | Po-Yu Chang; 張伯瑜 | 電信工程學研究所 |