NTU Theses and Dissertations Repository: Browsing DSpace

Showing results 1 to 20 of 41 next >

Publication Year	Title	Author(s)	Department
2025	PSPACE 完備運動規劃之形式方法：以倉庫番為案例研究 Formal Methods for PSPACE-Complete Motion Planning: A Sokoban Case Study	劉虹伶; Hung-Ling Liu	電機工程學系
2025	以一體化包立旋轉合成法降低基於運算表之量子電路最佳化流程中之雙量子邏輯閘增量 Unified Pauli-Rotation Synthesis for Relieving CX-Count Overhead in Tableau-Based Quantum Circuit Optimization Flow	郭亦翔; Y i-Hsiang Kuo	電子工程學研究所
2013	以平行雜序執行方式達成快速且精準之多核心系統晶片虛擬平台模擬方法 A Fast and Accurate MPSoC Virtual Platform Simulation Scheme by Parallel Out-of-Order Execution	Yu-Fu Yeh; 葉昱甫	電子工程學研究所
2009	以正規方法驗證模擬測試序列品質 Qualify Simulation Test Sequence with Formal Method	Ji-Han Liu; 劉季涵	電機工程學研究所
2010	使用資料相依性同步與排程演算法加速系統晶片虛擬平台之模擬 Speeding Up SoC Virtual Platform Simulation by Data-Dependency-Aware Synchronization and Scheduling	Kuen-Huei Lin; 林坤輝	電機工程學研究所
2024	利用 NPN 等效電路匹配進行工程改變命令補丁最小化 Functional ECO Patch Minimization by NPN-Equivalent Circuit Matching	李彥儒; Yen-Ju Lee	電子工程學研究所
2023	利用Qsyn實作ZX-calculus對量子電路的動態優化 Dynamic Quantum Circuit Optimization by ZX-calculus using Qsyn	呂承樺; Cheng-Hua Lu	電機工程學系
2024	利用可滿足性問題證明核心生成的合格校正點進行工程改變命令補丁優化 ECO Patch Optimization by Rectification Point Qualification with SAT Proofs	許祐綾; Yu-Ling Hsu	電子工程學研究所
2009	利用延伸斐氏網路模型實現之SystemC設計死鎖狀態檢查技術 Deadlock Checking of SystemC Designs Using Extended Petri-Net Model	Siao-Jie Cai; 蔡曉傑	電機工程學研究所
2008	利用正規化解決緩衝器置入問題 Formal-Assisted Buffer Insertion	Kai-Chu Wu; 吳鎧竹	電機工程學研究所
2023	利用突變分析認證功能驗證環境以增強基於模擬的驗證流程 Enhancing Simulation-Based Verification Flow by Mutation-Analysis Driven Qualification of Functional Verification Environment	羅奧文; Arvind Singh Rathore	電子工程學研究所
2024	利用約束測試模式和斷言驗證進行 RTL Bug 自動定位 Automatic RTL Bug Localization by Constrained Pattern Generation and Assertion Validation	陳孟宏; Meng-Hung Chen	電子工程學研究所
2015	利用邏輯閘層級抽象化技術增進性質導向可達性技術 Improving Property Directed Reachability Using Gate-Level Abstraction	Kuan Fan; 范寬	電子工程學研究所
2013	利用非滿足性核心所建構之抽象化轉移關係進行無界模型檢驗 Constructing Abstract Transition Relation by UNSAT Core for Unbounded Model Checking	Chien-Yu Lai; 賴建宇	電子工程學研究所
2009	利用高階設計資訊以增進電路之安全性屬性檢定效能 Improving Safety Property Checking by High-Level Design Information	Jhen-Cheng Ye; 葉鎮丞	電子工程學研究所
2018	半正規的工程改變命令方法 Semi-Formal ECO Method	Chia-Lin Hsieh; 謝佳霖	電子工程學研究所
2007	在電路結構記錄餘因數分解的二元決策圖建構法 Construct Binary Decision Diagram by Cofactor on Circuit Structure by Cofactor on Circuit Structure	Tsung-Mao Lin; 林宗茂	電機工程學研究所
2026	基於AI代理之設計準備與網路晶片架構探索框架之研究 An AI Agent Framework for Design Preparation and Network-on-Chip Architecture Exploration	簡郁; Yu Chien	電機工程學系
2013	基於FSM錯誤模型所開發之RTL Design除錯技術 RTL Design Debugging Techniques for FSM-based Error Models	Ling-Ya Ni; 倪鈴雅	電子工程學研究所
2026	基於主成分分析啟發之可擴展包立旋轉最小化演算法實現目標保真度之近似哈密頓量電路合成 A PCA-Inspired Scalable Pauli Rotation Minimization Algorithm for Approximate Hamiltonian Circuit Synthesis with Target Fidelity	陳冠維; Kuan-Wei Chen	積體電路設計與自動化學位學程

Showing results 1 to 20 of 41 next >

DSpace JSPUI

DSpace preserves and enables easy and open access to all types of digital content including text, images, moving images, mpegs and data sets

Browsing by Advisor 黃鐘揚