NTU Theses and Dissertations Repository: Browsing DSpace

Showing results 1 to 20 of 30 next >

Publication Year	Title	Author(s)	Department
2010	40 奈米部份解離絕緣體上矽金氧半元件浮動基體效應之雙載子電晶體模型 Modeling the Parasitic Bipolar Device in the 40nm PD SOI NMOS Device Considering the Floating Body Effect	Chia-Hsing Chen; 陳嘉興	電子工程學研究所
2009	60奈米部分解離絕緣體上N型矽金氧半元件閘極穿隧漏電流行為分析 Gate Direct Tunneling Leakage Behavior Analysis of 60nm PD SOI NMOS Device	Hung-Jin Hung; 洪弘晉	電子工程學研究所
2009	60奈米部分解離絕緣體上矽N型金氧半元件二次效應探討與閘極穿隧電流影響電容分析 Second Order Effect of 60nm PD SOI NMOS and Gate Tunneling Current Related Capacitance Behavior	" Lu,Jun-Yi"; 呂俊毅	電子工程學研究所
2008	低功率大型乘法器高階數位電路之功率最佳化 High-Level Power Optimization of Low-Power Large-Size Multiplier Circuits	Chian-Lin LIU; 劉倩綝	電子工程學研究所
2005	低溫多晶矽薄膜電晶體元件電容特性之分析 Analysis of Capacitance Behavior in Polysilicon thin film transistor Devices simulation	Song-Jun Lin; 林嵩鈞	電子工程學研究所
2009	使用0.5V多重臨界電壓技術單相位時序(TSPC)動態邏輯電路於乘法器設計 0.5V MTCMOS Technique TSPC Dynamic Logic Circuit using for a Multiplier Design	Chun-Yuan Chien; 錢群元	電子工程學研究所
2009	使用0.5V絕緣體上矽金氧半動態臨限電壓技術設計低功率系統應用 0.5V SOI DTMOS Technique for Design Optimization of Low-Power System Applications	Chih-Hsiang Lin; 林志祥	電子工程學研究所
2008	使用二維模擬器分析部份解離絕緣體上矽金氧半元件之電源導通暫態效應及磁滯現象 Turn-on Transient Analysis and Hysteresis Behavior of PD SOI MOS Devices Using 2D simulation	Hung-Che Hsieh; 謝宏哲	電子工程學研究所
2014	使用多重臨界電壓互補式金氧半導體技術最佳化設計低電壓、低功率單晶片系統微處理器電路 Design Optimization of Low Voltage/Low Power SoC Microprocessor Circuits via MTCMOS techniques	Chien-Po Hsu; 徐千博	電子工程學研究所
2018	使用多重臨界電壓互補式金氧半導體技術考慮電路架構與元件價值節省單晶片系統靜態功率方法 Static Power Reduced Methodology for SOC Considering Circuit Architecture With Cell Value Using MTCMOS Technique	Yun-Tsung Lee; 李運璁	電子工程學研究所
2013	使用混合臨界電壓元件應用於低電壓低功率電路之功率消耗優化方法 Power Consumption Optimization Methodology Using Mixed Threshold Voltage Cells for Low-Voltage Low-Power Designs	Ji-Yong Lin; 林基永	電子工程學研究所
2008	分析淺溝槽隔離所造成機械張力對奈米部分解離絕緣體上矽金氧半之電流突增現象之影響 Analysis of STI-Induced Mechanical Stress-Related Kink Effects For Nanometer PD SOI CMOS Devices	Yi-Hsun Lin; 林義勛	電子工程學研究所
2013	利用MTCMOS技術實現低功率SOC系統晶片佈局最佳化 Layout Optimization Using MTCMOS Technique for Low-Power SOC Applications	Chin-Huang Huang; 黃金煌	電子工程學研究所
2011	利用SPICE雙載子電晶體/金氧半元件模型方法分析考慮浮動基體效應的40奈米部分解離絕緣體上矽N型矽金氧半元件 The Bipolar/MOS SPICE Model Approach for Analyzing 40nm PD SOI NMOS Device Considering Floating-Body Effect	Shang-Wei Fang; 方上維	電子工程學研究所
2009	利用SPICE雙載子電晶體/金氧半元件模型方法建立40奈米部分解離絕緣體上N型矽金氧半元件浮動基體效應產生的崩潰與突增行為 Modeling the Floating-Body-Effect-Related Breakdown and the Kink Behavior of 40nm PD SOI NMOS Device Via SPICE BJT/MOS Model Approach	Jhih-Siang Su; 蘇稚翔	電子工程學研究所
2007	太陽能電池的電壓昇壓電路與多負載固態照明設計 Voltage boost circuits and multi-load solid state illumination design of solar cell	Chin-Liang Hung; 洪金良	電子工程學研究所
2008	奈米部分解離絕緣體上矽金氧半元件之關閉暫態分析 Turn-off transient analysis of PD SOI NMOS device	Kai-Wei Lin; 林楷煒	電子工程學研究所
2011	實現0.8V基體互補式金氧半動態臨限電壓技術設計低功率系統晶片應用 Chip Realization of 0.8V Bulk CMOS DTMOS Technique for Optimization of Low-Power System Applications	Cheng-Jiun Dai; 戴承雋	電子工程學研究所
2005	液晶顯示器驅動電路:絕熱邏輯電路與液晶顯示器源極驅動電路 LCD Driver Circuit : Adiabatic Logic Circuit And LCD Source Driver Circuit	" Nai-Chung,Wang"; 王廼忠	電子工程學研究所
2008	淺槽隔離引起機械壓力對於奈米級部分解離絕緣體上矽金氧半元件崩潰效應模型分析 Analysis and Modeling of STI-Iduced Mechanical Stress-Related Breakdown Behavior For Nanometer PD-SOI MOS Devices	Vincent Su; 蘇文生	電子工程學研究所

Showing results 1 to 20 of 30 next >

DSpace JSPUI

DSpace preserves and enables easy and open access to all types of digital content including text, images, moving images, mpegs and data sets

Browsing by Advisor 郭正邦