Skip navigation
DSpace
機構典藏 DSpace 系統致力於保存各式數位資料(如:文字、圖片、PDF)並使其易於取用。
點此認識 DSpace
English
中文
瀏覽論文
校院系所
出版年
作者
標題
關鍵字
搜尋 TDR
授權 Q&A
幫助
我的頁面
接受 E-mail 通知
編輯個人資料
NTU Theses and Dissertations Repository
瀏覽 的方式: 作者 楊佳玲(Chia-lin Yang)
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
或是輸入前幾個字:
排序方式:
標題
出版年
排序方式:
升冪排序
降冪排序
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 21 到 40 筆資料,總共 45 筆
< 上一頁
下一步 >
出版年
標題
作者
系所
2005
多工環境下之快取記憶體漏電流管理
Cache Leakage Management for Multi-Programming Workloads
Chun-Yang Chen; 陳俊揚
資訊工程學研究所
2013
多核心堆疊記憶體架構中核心與記憶體電壓及頻率共同調控於熱效率表現之研究
Exploring Synergistic DVFS Control of Cores and DRAMs for Thermal Efficiency in CMPs with 3D-stacked DRAMs
Ping-Hsien Line; 林秉賢
資訊網路與多媒體研究所
2014
多核心系統中動態隨機存取記憶體之低功率設計及溫度控制
A Low-Power DRAM System with Thermal Control for Multi-Core Systems
Chung-Hsiang Lin; 林仲祥
資訊工程學研究所
2010
多核心系統晶片之系統合成方法
System Synthesis for Multi-Processor System-on-Chips
Yi-Jung Chen; 陳依蓉
資訊工程學研究所
2010
多核處理器架構下有效利用記憶體頻寬之排程策略
Task Scheduling for Efficient Memory Bandwidth Utilization on CMPs
Hsiang-Yun Cheng; 鄭湘筠
資訊工程學研究所
2018
多繪圖處理器平台下運用模型平行化以實現高效並可靠之深度學習訓練
Efficient and Robust Pipeline Design for Multi-GPU DNN Training through Model Parallelism
Chi-Chung Chen; 陳啟中
資訊工程學研究所
2014
快捷資料列搬移機制在非對稱式次陣列動態隨機存取記憶體中的應用
Supporting Lightweight Row Migration for Asymmetric-Subarray DRAM
Ying-Chen Lin; 林映辰
資訊工程學研究所
2008
數位微流體晶片之合成: 模型,擺置,和繞線
Synthesis of Digital Microfluidic Biochips: Modeling, Placement, and Routing
Ping-Hung Yuh; 喻秉鴻
資訊工程學研究所
2009
數位訊號處理器系統層級功率評估
System-level Power Estimation for Digital Signal Processor
Xin-Chuan Wu; 吳新傳
資訊工程學研究所
2007
於可動態局部重組邏輯閘陣列上考量漏電功耗之工作排程
Leakage-Aware Task Scheduling for Partially Dynamic Reconfigurable FPGAs
Chi-Feng Li; 李奇峰
資訊工程學研究所
2016
於圖形處理器上支援雙程序並行之快速搶先機制
Enabling Fast Preemption via Dual-Kernel Support on GPUs
Li-Wei Shieh; 薛立維
資訊工程學研究所
2016
於圖形處理器上支援雙程序並行之快速搶先機制
Enabling Fast Preemption via Dual-Kernel Support on GPUs
Li-Wei Shieh; 薛立維
資訊工程學研究所
2006
時間感知之快取記憶體漏電流管理
Timing-Aware Cache Leakage Control
Jaw-Wei Chi; 紀兆韋
資訊工程學研究所
2012
熔合架構:相變化記憶體運用之主記憶體階層設計
Fusion Architecture: A New Memory Hierarchy Design Using Phase Change Memory
Yung-End Hsieh; 謝詠恩
資訊工程學研究所
2010
現代繪圖晶片之精確週期模擬器
A Cycle-Accurate Simulator for Modern GPU
Chien-Wei Lo; 羅健維
資訊工程學研究所
2012
相變化主記憶體之列緩衝區管理策略
Row Buffer Management Policies in PCM Main Memory Systems
Min-Zhong Lu; 呂敏中
資訊工程學研究所
2005
省電型快閃記憶體儲存系統設計
An Energy-Efficient Virtual Memory System with Flash Memory as the Secondary Storage
Hung-Wei Tseng; 曾宏偉
資訊工程學研究所
2007
省電式晶片網路設計共同合成演算法之分析
Analysis of Co-Synthesis Algorithms for Energy-Aware NoC Design
Wei-Hsuan Hung; 洪緯軒
資訊工程學研究所
2006
符合萬國碼標準之斷行程式庫
A Unicode Standard Compliant Line Breaking Library
Yi-Hsuan Hsin; 辛逸軒
資訊工程學研究所
2006
精確時間週期與執行驅動之圖形處理器模擬平臺
A Cycle-Accurate, Execution-Driven GPU Simulation Framework
Lin-Chieh Shangkuan; 上官林傑
資訊工程學研究所