

國立台灣大學電機資訊學院電子工程學研究所

碩士論文

Graduate Institute of Electronics Engineering

College of Electrical Engineering and Computer Science

National Taiwan University

Master Thesis

寬頻雙饋入分佈式功率放大器

Broadband dual-feed distributed power amplifier

衛宣安

Shuan-An Wei

指導教授：盧信嘉 博士

Advisor: Hsin-Chia Lu, Ph.D.

中華民國一百年六月

June, 2011

國立臺灣大學（碩）博士學位論文
口試委員會審定書

寬頻雙饋入分佈式功率放大器

Broadband dual-feed distributed power amplifier

本論文係衛宣安君（學號 r98943042）在國立臺灣大學電子工程
學研究所完成之碩士學位論文，於民國 100 年 6 月 29 日承下列考試
委員審查通過及口試及格，特此證明

口試委員：

盧信喜

（指導教授）

曾昭仰
陳怡欽
林坤佑
林宇豐

系主任、所長

張耀文

誌謝

「滿紙荒唐言，一把辛酸淚，都言作者痴，誰解其中味。」在台大的生涯，隨著這本論文的完成即將畫下句點，也許是告別學生身分的一個休止符，過去求學生涯點點滴滴也漸漸浮上心頭，當中的酸甜與苦辣，非親自走一回誰也難以瞭解，但其中種種點綴了過往回憶，也豐富了此篇論文。

得以完成此論文，我要特別感謝指導教授 盧信嘉老師，過去兩年中，老師帶給我無限的關懷與靈思提點。同時也感謝口試委員林坤佑老師、陳怡然老師、曾昭雄老師與林宗賢老師。諸位老師仔細的閱讀我的想法與文字，並從宏觀的系統角度、縝密的邏輯思維給予我許多寶貴的建議。本論文若有一絲更靠近學術視野，他們居功甚偉。

感謝在研究的過程中，有晏田、宜隆、宏碩、柏盛、家鳴、峻崧、紹華、禎坊、瑋俐學長姐的指導與協助，感謝俊安、山峰、治廣、柏煒同學的相互討論，也感謝允耀、凱文、章程、康旬、旭祥學弟的勉勵與陪伴。在這篇謝詞中，我只能記錄你們的名字，並記錄我對你們的感謝與共處的時光。

最後我要感謝我的家人，你們的支持與鼓勵是我完成學業的最大動力。

宣安 2011/8/13

摘要

本論文搭配主被動製程，實現一種包含 UWB 頻段的寬頻功率放大器，主動晶片部分是以 TSMC 0.18 μ m CMOS 製成，搭配兩種被動製程，分別為環德(Advanced Ceramic X Corp., ACXC)公司的低溫共燒陶瓷(low temperature co-fired ceramics, LTCC) 製程與國家晶片中心(CIC)所提供的積體被動元件(integrated passive device, IPD)製程，並利用覆晶技術結合主被動製程。

我們採用類似分佈式放大器架構，並利用左右手傳輸線的匹配方式來提升 S_{21} 的頻寬，並且拿掉了傳統分佈式放大器的匹配電阻，以期增加電路的附加效率，但去除匹配電阻會增加電路的反射損耗，所以我們利用平衡式放大器的原理，搭配寬頻的正交分相器來增加電路的 S_{11} 、 S_{22} 頻寬。整體而言，我們改善了寬頻功率放大器的頻寬、附加效率與線性度。在 TSMC 0.18 μ m CMOS 搭配低溫共燒陶瓷製程下，從 3.1 GHz 到 10.6GHz 的頻帶內，我們功率附加效益 19~24.5%，增益 10.8 ± 1 dB，輸出功率 OP1dB 有 14.6~16dBm，OIP3 達到 26.6~27 dBm。

關鍵詞：功率放大器、分佈式放大器、超寬頻、雙饋入放大器。

Abstract

This thesis presents the implementation of ultra-wide band power amplifier by combining both active and passive processes. The active process we used is TSMC 0.18 μ m CMOS and two passive processes we used are low temperature co-fired ceramics (LTCC) provided by Advanced Ceramic X Corp. (ACXC) and IPD (integrated passive device) provided by Chip Implementation Center (CIC). We use flip-chip interconnects to combine active chips and passive part of power amplifiers.

We use a structure similar to traditional distributed amplifier and CRLH transmission lines are used in matching to improve the bandwidth of S_{21} . One matching resistor in traditional distributed amplifier is removed to increase the PAE, however the removal will degrade the return loss. By using balanced amplifier structure with the broadband quadrature phase power splitter, we increase the circuit's bandwidth of S_{11} and S_{22} . Overall, we improved the bandwidth of the power amplifier, PAE and linearity. At 3.1GHz~10.6GHz, achievable power-added efficiency is up to 19~24.5%. The amplifier achieves the gain of 10.8 ± 1 dB, the output 1 dB compression of 14.6~16 dBm and the output third-order intercept point (OIP3) of 26.6~27 dBm, respectively.

keywords : power amplifier, distributed amplifier, UWB, dual-feed distributed amplifier.

目錄

第一 章 簡介.....	1
1.1 動機	1
1.2 相關研究發展現況	1
1.3 被動製成介紹	5
1.3.1 低溫共燒陶瓷	5
1.3.2 積體被動元件	6
第二 章 左右手傳輸線理論與分佈式放大器	7
2.1 左右手混合傳輸線	7
2.1.1 右手傳輸線模型	7
2.1.2 左右手傳輸線模型	10
2.2 分佈式放大器的基本操作原理	12
2.3 雙饋入分佈式放大器	15
2.4 平衡式放大器	20
第三 章 寬頻雙饋入分佈式放大器	23
3.1 正交分相器與單位放大器	23
3.2 寬頻設計原理	28
3.2.1 單位放大器	28
3.2.2 正交分相器	33
3.3 實現單位放大器	36
3.3.1 電晶體選取	36
3.3.2 電路布局	39
3.3.3 電路模擬結果	42
3.4 正交分相器設計	45

3.4.1 LTCC 製程	47
3.4.2 IPD 製程	50
3.5 寬頻雙饋入分佈式放大器模擬結果	52
3.5.1 搭載 LTCC 製程寬頻放大器	52
3.5.2 搭載 IPD 製程寬頻放大器	56
第四章 效能和量測.....	61
4.1 量測步驟	61
4.2 T18 CMOS 晶片量測.....	62
4.3 低溫共燒陶瓷量測	67
4.4 積體被動元件量測	73
第五章 結論	79
參考文獻	83

圖目錄

圖 1-1	例子一的電路特性[2]	2
圖 1-2	例子二的電路特性[3]	3
圖 1-3	例子三的電路特性[4]	4
圖 1-4	低溫共燒陶瓷製作程序[5]	5
圖 1-5	IPD 製程剖面圖[6]	6
圖 2-1	一段極短傳輸線的等效電路(a)電壓與電流定義及(b)集總等效電路。	8
圖 2-2	無損耗左右手混合傳輸線的等效電路。	10
圖 2-3	不平衡混合左右手傳輸線	11
圖 2-4	傳統分佈式放大器	12
圖 2-5	場效電晶體等效電路	13
圖 2-6	傳統分佈式放大器相位示意圖	13
圖 2-7	(a)閘極線單位元件及(b)汲極線單位元件	14
圖 2-8	雙饋入分佈式架構[11]	16
圖 2-9	雙饋入分佈式架構等效電路	16
圖 2-10	雙饋入架構的 S 參數圖[12]	18
圖 2-11	雙饋入架構與傳統架構的輸出功率比較[12]	19
圖 2-12	雙饋入架構與傳統架構的功率附加效率比較[12]	19
圖 2-13	雙饋入架構與傳統架構的線性度比較[12]	20
圖 2-14	使用 90° 分合波器的平衡式放大器	20
圖 3-1	輸入能量在輸入埠建設性相加	24
圖 3-2	分波器輸出相位差對電路 S_{11} 作圖	24
圖 3-3	四顆電晶體雙饋入分佈式放大器	25
圖 3-4	平衡式下的解(一)電路設計	26

圖 3-5 平衡式下的解(二)電路設計	27
圖 3-6 平衡分佈式放大器(a) $-\gamma\ell = 180^\circ$ 及(b) $-\gamma\ell = 0^\circ$	28
圖 3-7 三種傳輸線相位圖	30
圖 3-8 提出寄生效應並做匹配	30
圖 3-9 (a)汲極端左右手匹配電路及(b)閘極端右手匹配電路	31
圖 3-10 電路 S 參數比較(a)電晶體(b)搭配匹配電路(c)加上匹配電阻	33
圖 3-11 正交分相器架構	34
圖 3-12 N 級威金森功率分配器[14]	34
圖 3-13 左右手傳輸線與右手傳輸線相位響應[15]	35
圖 3-14 電晶體 I-V 圖	37
圖 3-15 小訊號等效電路	38
圖 3-16 小訊號模型與 TSMC PDK 模型 S 參數比較圖	39
圖 3-17 單位放大器架構	40
圖 3-18 CMOS 0.18 μm 電路布局圖 (a)LTCC 製程 (910 $\mu\text{m} \times$ 950 μm)(b)IPD 製程(1030 $\mu\text{m} \times$ 1560 μm)	41
圖 3-19 單位放大器 S 參數	42
圖 3-20 群體延遲時間	42
圖 3-21 在不同頻率下單位放大器大訊號單頻測試結果(a)3GHz(b) 4GHz (c)6 GHz (d)8 GHz (e)10 GHz (f)12 GHz	44
圖 3-22 頻率對增益、P1dB 值與 PAE 值	44
圖 3-23 單位放大器的 OIP3	45
圖 3-24 理想威金森功率分配器 S 參數	46
圖 3-25 LTCC 製程的正交分相器布局圖	48
圖 3-26 LTCC 製程正交分相器輸出振幅平衡度	48
圖 3-27 LTCC 製程正交分相器輸入損耗與輸出隔離度	49

圖 3-28 LTCC 製程正交分相器群體延遲時間	49
圖 3-29 LTCC 製程正交分相器輸出埠相位差	49
圖 3-30 IPD 製程的正交分相器布局圖	50
圖 3-31 IPD 製程正交分相器輸出振幅平衡度	50
圖 3-32 IPD 製程正交分相器輸入損耗與輸出隔離度	51
圖 3-33 IPD 製程正交分相器群體延遲時間	51
圖 3-34 IPD 製程正交分相器輸出埠相位差	52
圖 3-35 LTCC 製程放大器 S 參數	53
圖 3-36 LTCC 製程放大器群體延遲	53
圖 3-37 LTCC 製程放大器穩定度分析	54
圖 3-38 在不同頻率下 LTCC 製程電路大訊號模擬結果(a)3GHz(b) 4GHz (c) 6GHz (d) 8GHz (e) 10GHz (f) 12GHz.....	55
圖 3-39 LTCC 製程電路 OIP3 對頻率圖	55
圖 3-40 LTCC 製程電路大訊號特性對頻率圖	56
圖 3-41 IPD 製程放大器 S 參數	57
圖 3-42 IPD 製程放大器群體延遲時間	57
圖 3-43 IPD 製程放大器穩定度分析	57
圖 3-44 在不同頻率下 IPD 製程電路大訊號模擬結果(a)3GHz(b) 4GHz (c) 6GHz (d) 8GHz (e) 10GHz (f) 12GHz.....	58
圖 3-45 IPD 製程電路 OIP3 對頻率圖	59
圖 3-46 IPD 製程電路大訊號特性對頻率圖	59
圖 4-1 電路量測方式(a)小訊號量測(b)大訊號量測	62
圖 4-2 單位放大器晶片圖($910\mu\text{m} \times 950\mu\text{m}$)	62
圖 4-3 單位放大器 S 參數量測與模擬比較	63
圖 4-4 群體延遲時間量測與模擬比較	63
圖 4-5 在不同頻率下單位放大器大訊號量測結果(a)3GHz(b)	

4GHz (c) 6GHz (d) 8GHz (e) 10GHz (f) 12GHz.....	65
圖 4-6 頻率對 P _{1dB} 值與 PAE 值.....	65
圖 4-7 在不同頻率下 OIP3 值量測結果(a)3GHz(b) 4GHz (c) 6GHz (d) 8GHz (e) 10GHz (f) 12GHz	66
圖 4-8 OIP3 與頻率作圖	67
圖 4-9 LTCC 製程正交分項器(9.5mm×8.2mm).....	68
圖 4-10 LTCC 製程正交分相器 S ₂₁	68
圖 4-11 LTCC 製程正交分相器 S ₃₁	68
圖 4-12 LTCC 製程正交分相器輸出振幅平衡度量測	69
圖 4-13 LTCC 製程正交分相器輸入損耗量測(a)S ₁₁ , (b)S ₂₂ 及(c)S ₃₃	70
圖 4-14 LTCC 製程正交分相器輸出隔離度量測	70
圖 4-15 LTCC 製程正交分相器輸出埠相位差量測	71
圖 4-16 單位放大器在 PAD 植上金球	72
圖 4-17 單位放大器覆晶於 LTCC 製程正交分相器(9.5mm×15.5mm)	72
圖 4-18 覆晶於 IPD 製程兩個單位放大器(1030μm×1560μm)	73
圖 4-19 IPD 製程兩個正交分相器(4.7mm×9.7mm)	73
圖 4-20 單位放大器覆晶於 IPD 製程正交分相器	74
圖 4-21 IPD 製程放大器 S 參數量測	75
圖 4-22 IPD 製程放大器一路單位放大器不導通之 S 參數	75
圖 4-23 單位放大器上錫鉛球放大圖	76
圖 4-24 IPD 製程放大器群體延遲量測	76
圖 4-25 在不同頻率下單位放大器大訊號量測結果(a)4GHz(b) 6GHz (c) 8GHz (d) 10GHz (e)12GHz	77

表目錄

表 1-1	各電路效能比較	4
表 3-1	雙饋入分佈式架構下兩組簡易解($m=0, \pm 1, \pm 2 \dots$)	25
表 3-2	威金森功率分配器設計表[14]	35
表 3-3	電晶體小訊號參數	38
表 3-4	電路匹配參數初始值	40
表 3-5	威金森功率分配器參數	45
表 5-1	單位放大器量測與模擬結果	80
表 5-2	IPD 製程模擬與參考文獻效能比較	81
表 5-3	LTCC 製程模擬與參考文獻效能比較	82





第一章

簡介

1.1 動機

超寬頻(UWB)通訊標準是頻寬從 3.1GHz 到 10.6GHz 的通訊應用[1]，與傳統無線通訊系統相較之下，具有高速資料傳輸、低消耗功率與低生產成本等優勢，是近年來工業界應用相當廣泛的應用頻寬。

功率放大器在無線電發射端是相當重要的區塊，必須提供大的功率輸出傳到後端的濾波器與天線，而寬頻的功率放大器更是相當困難的電路，主要的挑戰是能同時維持寬頻的增益、電路匹配與功率效能。除此之外，若要兼顧線性度、群體延遲與增益的平坦度，在電路設計上，往往需要複雜的結構來做匹配電路。

然而 3.1GHz 到 10.6GHz 有高達將近 110% 的相對頻寬，傳統的多級串接電路只能提供中等的頻寬，而且需要複雜的輸出入匹配電路，因此分佈式放大器被廣泛的應用於寬頻的功率放大器，但是分佈式放大器的功率附加效率(power added efficiency, PAE)卻往往表現不佳，由此可知設計超寬頻功率放大器更是益發的困難。

因此本架構設計希望能結合分佈式放大器較易的電路輸出入匹配，且同時能改善分佈式放大器較差的功率附加效率。使得寬頻的功率放大器更容易設計。

1.2 相關研究發展現況

近年來的相關研究，我們舉出一些在 UWB 應用頻段但不同架構的功率

放大器來做比較，第一個例子是 CMOS 0.18μm 製程，使用電流再利用(Current-reused)和電阻回授技巧來增加功率附加效率與頻寬，電路設計頻率範圍 3-7GHz，增益 15dB、OP1dB 為 7dBm、功率附加效率 20%、群體延遲 ± 179 pS。




圖 1-1 例子一的電路特性[2]

第二個例子的架構是一級疊接(cascode)串共源極，並利用電晶體源極電

感退化(source degeneration)，達到類似回授的效果，在使用 CMOS 0.18 μ m 製程下，設計應用頻率範圍 3-5GHz，增益 15.8dB、OP1dB 為 11.4dBm、功率附加效率 14-34%。




圖 1-2 例子二的電路特性[3]

第三個例子架構是分佈式放大器，電路上有四個單位放大器，每個單位放大器是由兩個 BJT 疊接組成，另外這分佈式放大器的集極端傳輸線使用錐形化技巧，這技巧可以省掉集極端匹配的電阻以增加功率附加效率。在使用 0.25 μ m SiGe 製程下，設計應用頻率範圍 2-12GHz，增益 9.5dB、OP1dB 為 14dBm、功率附加效率 6-9%。




圖 1-3 例子三的電路特性[4]

下表整理以上電路的各項電路特性與效能

表 1-1 各電路效能比較

	[2]	[3]	[4]
Technology	CMOS 0.18μm	CMOS 0.18μm	0.25μm SiGe
Frequency(GHz)	3-7	3-5	2-12
S_{11} (dB)	<-6	<-5	<-10
S_{22} (dB)	<-7	<-6	<-10
PAE(%)	<20	14-34	6-9
Gain(dB)	14.5 ± 0.5	15.2 ± 0.6	9 ± 0.5
OP1dB(dBm)	7	11.4	14
OIP3(dBm)	<18	N/A	N/A
Group delay(pS)	± 179	N/A	N/A

DC Power(mW)	24	25	250
B.W.(%)	80%	50%	143%

1.3 被動製成介紹

本論文總共利用兩種被動製成來完成功率放大器，分別為低溫共燒陶瓷(LTCC)與積體被動元件(IPD)，兩個製程與主動製程相較之下都有較低的損耗與成本便宜的特性，而且對於大電流與發熱問題都有相當高的忍受度，下面對兩種製程作介紹。

1.3.1 低溫共燒陶瓷

我們使用的是璟德公司的標準製程低溫共燒陶瓷，共有 17 層金屬供使用者設計電路，每層厚度為 $52\mu\text{m}$ ， ϵ_r 在低頻時為 7.5，耗損正切為 0.005，電路內金屬使用銀，最小的線寬線距為 $100\mu\text{m}$ ，電路製作過程如圖 1-4 所示。首先基板原料生成，之後為形成層與層之間連通孔(VIA)，並且將形成之連通孔填滿金屬，之後會在各層表面印刷金屬導線，然後把所有層疊在一起，並且在攝氏 800~900 度下共燒，如此可形成多層高密度陶瓷結構。




圖 1-4 低溫共燒陶瓷製作程序[5]

1.3.2 積體被動元件

我們積體被動元件製程是由國家晶片中心所提供，剖面圖類似如圖 1-5 所示，製程共提供三層金屬來設計電路，M1 與 M2 金屬厚 $3\mu\text{m}$ ，M3 厚 $10\mu\text{m}$ ，與低溫共燒陶瓷相較，可用金屬層數較少，但金屬間的基板厚度薄很多，可以設計寄生效應較小的被動元件，且線距可作的比低溫共燒陶瓷精密，但 M3 與 M1、M2 的距離變異較大，所以較適合用 M3 金屬層做 CPW 傳輸線的形式來設計電路。




圖 1-5 IPD 製程剖面圖[6]

第二章

左右手傳輸線理論與分佈式放大器

2.1 左右手混合傳輸線

右手傳輸線自電機工業發展以來，在微波電路與射頻電路上存在廣泛的應用，因右手物質為自然存在。而左手物質最早發展於西元 1968 年，由 Veselago 最先提出[7]，不同於右手傳輸線，左手傳輸線在實數頻率具有負數的介電係數和磁導率，且相位表現上不同於右手傳輸線，具有非線性的性質。但在實際的應用中，左手傳輸線無法避免自然存在之右手傳輸線的響應，所以往往在討論時，等效模型會同時考量左手傳輸線與右手傳輸線的等效元件，所以稱之為左右手混合傳輸線。

2.1.1 右手傳輸線模型

基本電路學與傳輸線理論最大的不同點在於元件的電氣大小。基本電路學中，假設整體電路的物理尺寸為遠小於波長，而傳輸線的長短卻可以小於一個波長，也可以長到數個波長。因此，傳輸線是一個分佈式的網路，也就是說，傳輸線上的電壓值與電流值均會隨長度改變而有所不同。

傳輸線通常是以兩條導線來表示，如圖 2-1(a)所示，原因是 TEM 波傳遞的傳輸線必須至少包含兩個導體，而圖 2-1 (a)中一小段長度為 Δz 的傳輸線，可用圖 2-1 (b)的集總元件電路模型描述，圖中的 R、L、G 與 C 為傳輸線每單位長度的物理量，其定義為：

R = 兩個導體中每單位長度的串聯電阻，單位為 Ω/m 。

L = 兩個導體中每單位長度的串聯電感，單位為 H/m 。

G =每單位長度的並聯電導，單位為 S/m。

C =每單位長度的並聯電容，單位為 F/m。

串聯電感 L 為兩導體中總自感值，並聯電容 C 則是因為兩導體的距離靠近所產生，串聯電阻 R 為當傳輸線導體具有有限的導電率時，所產生的損耗而必須考慮的電阻，而並聯電導 G 為介於兩導體間的介電質損耗所致。因此， R 和 G 代表傳輸線的損耗。一段有限長的傳輸線，可表示為如圖 2-1 (b)中小段傳輸線串聯所組成。




圖 2-1 一段極短傳輸線的等效電路(a)電壓與電流定義及(b)集總等效電路。

首先我們由圖 2-1 (b)，經由克西荷夫電壓定律可得

$$v(z, t) - R\Delta z * i(z, t) - L\Delta z \frac{\partial i(z, t)}{\partial t} - v(z + \Delta z, t) = 0 \quad (2.1)$$

經由克西荷夫電流定律可得

$$i(z, t) - G\Delta z * v(z + \Delta z, t) - C\Delta z \frac{\partial v(z + \Delta z, t)}{\partial t} - i(z + \Delta z, t) = 0 \quad (2.2)$$

將上面兩式除以 Δz 並取極限 $\Delta z \rightarrow 0$ ，可以得到電報方程式如下

$$\frac{\partial v(z,t)}{\partial z} = -R * i(z,t) - L * \frac{\partial i(z,t)}{\partial t} \quad (2.3)$$

$$\frac{\partial i(z,t)}{\partial z} = -G * v(z,t) - C * \frac{\partial v(z,t)}{\partial t} \quad (2.4)$$

在時域的穩態中，以相量表示，(2.5)式可簡化為：

$$\frac{dV(z)}{dz} = -(R + j\omega L) * I(z) \quad (2.5)$$

$$\frac{dI(z)}{dz} = -(G + j\omega C) * V(z) \quad (2.6)$$

將(2.5)式與(2.6)式聯立，可得傳輸線上電壓 $V(z)$ 與電流 $I(z)$ 的波動方程

式

$$V(z) = V_0^+ e^{-\gamma z} + V_0^- e^{\gamma z} \quad (2.7)$$

$$I(z) = I_0^+ e^{-\gamma z} + I_0^- e^{\gamma z} \quad (2.8)$$

$$\gamma = \alpha + j\beta = \sqrt{(R + j\omega L)(G + j\omega C)} \quad (2.9)$$

其中 $e^{-\gamma z}$ 項表示波往 $+z$ 方向傳播， $e^{\gamma z}$ 項表示波往 $-z$ 方向傳播。將(2.5)式代入(2.7)式，可得傳輸線上的電流為：

$$I(z) = \frac{\gamma}{R + j\omega L} * [V_0^+ e^{-\gamma z} - V_0^- e^{\gamma z}] \quad (2.10)$$

由上式與(2.8)比較，可得特性阻抗 Z_0 ，其定義如下

$$Z_0 = \frac{R + j\omega L}{\gamma} = \sqrt{\frac{R + j\omega L}{G + j\omega C}} \quad (2.11)$$

特性阻抗 Z_0 連結了傳輸線上電壓與電流的關係如下

$$Z_0 = \frac{V_0^+}{I_0^+} = \frac{-V_0^-}{I_0^-} \quad (2.12)$$

而在無損耗的情況下，(2.9)式與(2.11)式可改寫為：

$$\gamma = j\omega\sqrt{LC} = j\beta, Z_0 = \sqrt{\frac{L}{C}} \quad (2.13)$$

2.1.2 左右手傳輸線模型

為了簡化模型，我們在探討左右手模型時假設成無損的狀態，包含了右手傳輸線效應的串聯電感與並聯對地電容，以及左手傳輸線效應的串聯電容和並聯對地電感，如圖 2-2 所示即為左右手傳輸線的模型[8]。




圖 2-2 無損耗左右手混合傳輸線的等效電路。

同 2.1.1 節右手傳輸線之前的假設，圖 2-2 是一小段長度為 Δz 的傳輸線，每單位長度的阻抗與導納為

$$Z' = \frac{Z}{\Delta z} = j(\omega L_R - \frac{1}{\omega C_L}) \quad (2.14)$$

$$Y' = \frac{Y}{\Delta z} = j(\omega C_R - \frac{1}{\omega L_L}) \quad (2.15)$$

在無損的情況下，利用上面兩式可得

$$\gamma(\omega) = \beta(\omega) = \sqrt{Z'Y'} = S(\omega) \sqrt{\omega^2 L_R C_R + \frac{1}{\omega^2 L_L C_L} - \left(\frac{L_R}{L_L} + \frac{C_R}{C_L} \right)} \quad (2.16)$$

$$S(\omega) = \begin{cases} -1 & \text{if } \omega < \omega_{T1} = \min\left(\frac{1}{\sqrt{L_R C_L}}, \frac{1}{\sqrt{L_L C_R}}\right) \\ 1 & \text{if } \omega > \omega_{T2} = \max\left(\frac{1}{\sqrt{L_R C_L}}, \frac{1}{\sqrt{L_L C_R}}\right) \end{cases} \quad (2.17)$$

依據相位方程中開根號的結果，相位可以為純實數或者虛數。在特定的

頻率下若相位為純實數，則表示響應為通帶，反之則為禁帶。其中禁帶的存在為左右手混合傳輸線的獨特現象，不存在於純左手或純右手傳輸線之中。另外左右手混合傳輸線在相速度和群速度具有獨特的物理性質，純右手傳輸線在相速度和群速度上皆為正數，相乘的結果亦為正數，而純左手傳輸線在相速度與群速度的乘積上為負數，因此左右手混合傳輸線包含了兩種傳輸線的特性，如圖 2-3 所示，在低頻時，會出現類似於左手傳輸線的色散關係，在高頻時會出現類似於右手傳輸線的色散關係。而左右手混合傳輸線在相位方程上，若發生條件 $\omega_{\Gamma_1} \neq \omega_{\Gamma_2}$ ，以電路上的觀點，即為串聯的共振頻率與並聯共振頻率不同，又稱為不平衡的傳輸線。我們可以找到禁帶的頻率介於 ω_{Γ_1} 與 ω_{Γ_2} 之間，如圖 2-3 所示。




圖 2-3 不平衡混合左右手傳輸線

然而，若左手和右手平衡

$$\omega_{\Gamma_1} = \omega_{\Gamma_2} \rightarrow L_R C_L = L_L C_R \quad (2.18)$$

我們稱之為平衡傳輸線(balanced)。從(2.18)式條件下，傳播常數可簡化為

$$\beta(\omega) = \beta_R + \beta_L = \omega \sqrt{L_R C_R} - \frac{1}{\omega \sqrt{L_L C_L}} \quad (2.19)$$

相位常數可分解為左手部份與右手部份，在圖 2-3 中相位轉變的頻率 ω_0 將會發在

$$\omega_0 = \begin{cases} \frac{1}{\sqrt[4]{L_R C_R L_L C_L}}, & \text{unbalanced} \\ \frac{1}{\sqrt{L_R C_L}} = \frac{1}{\sqrt{L_L C_R}}, & \text{balanced} \end{cases} \quad (2.20)$$

以上的結果解釋了，禁帶頻率區域將不會出現在平衡型態的左右手混合傳輸線中，即使 $\beta(\omega)$ 為零的情形下，只有單一頻率點為禁帶。利用(2.14)式和(2.15)式推導出特性阻抗為

$$Z_0 = \sqrt{\frac{L_R C_L \omega^2 - 1}{L_L C_R \omega^2 - 1}} = \sqrt{\frac{L_R}{C_R}} = \sqrt{\frac{L_L}{C_L}} \quad (2.21)$$

從推導出的(2.21)式可得知，特性阻抗式與頻率無關。因此我們想要設計出一個寬頻的左右手混合傳輸線，就必須考慮到左手阻抗和右手阻抗的匹配問題。

2.2 分佈式放大器的基本操作原理




圖 2-4 傳統分佈式放大器

分佈放大器的基礎架構如圖 2-4 所示。N 級串接的電晶體連接兩條傳輸線，其中閘極連接到的傳輸線稱為閘極線(gate line)，其中閘極線特性阻抗為 Z_g 與相位常數為 β_g ，而汲極連接到的傳輸線稱為汲極線(drain line)，其中汲極線存在特性阻抗為 Z_d 與相位常數為 β_d 。分佈式放大器運作模式為輸入訊號經由閘極線傳遞，之後各級電晶體隨著閘極端的振幅，在汲極端產生相對應電流，然後在汲極線上每顆電晶體產生的電流會互相作訊號混和，最後輸出端會是透過同相位的建設性相加訊號。其中閘極線與汲極線的傳播常數

與電氣長度會決定最後在輸出端的訊號是否為建設性相加，另外端電阻 R_g 與 R_d 則設計用來吸收閘極線正向與汲極線反向傳遞的訊號。其中分佈式放大器中電晶體閘極與汲極的寄生效應會利用傳輸線理論合併於傳輸線上，最後透過傳輸線寬頻特性，使整體電路會呈現寬頻且放大的效果。接下來我們要由輸入端電壓推導出理想情況下分佈式放大器輸出端的電流。




圖 2-5 場效電晶體等效電路

而分佈式放大器內部的分析，首先我們使用電晶體模型如圖 2-5，並且簡化放大器為單邊的型態($C_{gd}=0$)，因此我們可以將分佈式放大器簡化為兩條負載傳輸線分別為閘極線以及汲極線，如圖 2-6。




圖 2-6 傳統分佈式放大器相位示意圖




圖 2-7 (a) 閘極線單位元件及(b)汲極線單位元件

對於分佈式放大器中閘極線與汲極線的特性，我們可以使用傳輸線理論來推導特性阻抗與傳播常數[9]，其中閘極線每單位長度等效電路如圖 2-7 (a)，其中 L_g 為傳輸線的等效串聯電感， C_g 則為傳輸線的等效對地電容， ℓ_g 為單位元件的物理長度，所以串聯阻抗與並聯導納為

$$Z = j\omega L_g, Y = j\omega C_g + \frac{j\omega C_{gs} / \ell_g}{1 + j\omega R_i C_{gs}} \quad (2.22)$$

而先進製程中，典型場效電晶體參數在適用的頻帶內時，我們可以假設 $\omega R_i C_{gs} \ll 1$ ，因此特性阻抗可簡化為

$$Z_g = \sqrt{\frac{Z}{Y}} = \sqrt{\frac{L_g}{C_g + C_{gs} / \ell_g}} \quad (2.23)$$

對於汲極線，我們亦使用相同假設，所以傳播常數可化簡為

$$\begin{aligned} \gamma_g &= \alpha_g + \beta_g = \sqrt{ZY} = \sqrt{j\omega L_d \left[\frac{1}{R_{ds} \ell_d} + j\omega (C_d + C_{ds} / \ell_d) \right]} \\ &= \frac{Z_d}{2R_{ds} \ell_d} + j\omega \sqrt{L_d (C_d + C_{ds} / \ell_d)} \end{aligned} \quad (2.24)$$

至於增益的推導，如圖 2-6 所示，對於電晶體每級的輸入電壓我們可寫為

$$V_k = V_{in} e^{-(k-\frac{1}{2})\gamma_g \ell_g} \left(\frac{1}{1 + j\omega R_i C_{gs}} \right), k = 1, 2, \dots, n \quad (2.25)$$

我們亦假設 $\omega R_i C_{gs} \ll 1$ ，所以各級電晶體的輸出電流為

$$I_k = g_m V_k = g_m V_{in} e^{-(k-\frac{1}{2})\gamma_g \ell_g}, \quad k=1,2\dots n \quad (2.26)$$

再經由汲極線傳遞後，我們可推得前向總電流為為

$$I_{forward} = -\frac{1}{2} \sum_{k=1}^n I_k e^{-(n+\frac{1}{2}-k)\gamma_d \ell_d} = -\frac{g_m V_{in}}{2} e^{-(n+\frac{1}{2}-k)\gamma_d \ell_d} e^{\frac{1}{2}\gamma_g \ell_g} \sum_{k=1}^n e^{-k(\gamma_g \ell_g - \gamma_d \ell_d)} \quad (2.27)$$

其中若 $\beta_g \ell_g = \beta_d \ell_d$ ，則輸出端獲得的電流為全體電流總和，此時分佈

式放大器的增益可獨立於頻率，原因為當兩條傳輸線相位相同時，傳遞在兩條傳輸線上的訊號為同步，訊號彼此相位相同呈建設性相加，而這也是分佈式放大器重要的特性之一，對導通帶內的訊號給予頻率無關之穩定增益。

以上我們從數學分析的方式探討理想情況下輸出入的電壓電流關係，若是討論輸入端和輸出端的輸入反射損耗，在理想的情況下，輸入端看到閘極線 $N\beta_g \ell_g$ 的電氣長度後接 R_g ，同理，輸出端看到汲極線 $N\beta_d \ell_d$ 的電氣長度後接 R_d ，閘極端 R_g 會選擇與 Z_g 相同，汲極端 R_d 會選擇與 Z_d 相同，因此輸出入反射損耗都是無限大。

2.3 雙饋入分佈式放大器

欲實現寬頻的功率放大器，分佈式功率放大器是很好的選擇，如 2.2 節所言，利用簡單的傳輸線匹配原理即能達到寬頻的效果，但分佈式放大器普遍來說，功率附加效率會比較低，而且隨著分佈式放大器的級數越多，因為傳輸線上的損耗，越接近輸出端的電晶體，閘極端的振幅越小，越不能完全的操作。為了改善上述的問題，因而產生雙饋入分佈式架構[10]。




圖 2-8 雙饋入分佈式架構[11]

雙饋入分佈式架構如圖 2-8 所示，跟分佈式放大器類似，只是閘極線與汲極線的兩埠接上分波器，因此在雙饋入分佈式架構上沒有閒置的埠接上電阻將功率吸收，這也是功率附加效率比傳統的分佈式放大器好的原因。




圖 2-9 雙饋入分佈式架構等效電路

圖 2-9 是雙饋入分佈式架構的等效電路，接下來要先推導閘極端輸入電壓對輸出功率的關係，而傳統的分佈式放大器可看成 E_{inB} 為零時，只考慮 V_{outA} 的輸出。如同傳統分佈式放大器，在此分析中，我們做了幾點假設如下。第一點假設共有 n 顆電晶體，我們利用傳輸線理論，即(2.13)式和(2.21)式等公式，透過元件匹配電晶體的電容 C_{gs} 、 C_{ds} ，使閘極線和汲極線在設計

頻段時，特徵阻抗為 Z_0 ，而且同圖 2-9，傳播常數為 γ ，電氣長度為 l 或 $l/2$ 。

第二點假設我們可以把訊號利用戴維寧原理，把輸入端等效成兩組訊號源和 Z_0 電阻在分波器的位置，輸出端等效成兩組 Z_0 負載掛在分波器的位置。

經過上面的假設，可知第 k 顆電晶體的汲極端電流為

$$I_{dk} = G_m V_{gk} \quad (2.28)$$

G_m 是電晶體大訊號的轉導，我們利用重疊原理，先假設 E_{inA} 等於 E ， E_{inB} 為零，因此，第 k 個的閘極端電壓為

$$V_{gk} = \frac{E\sqrt{e^{-\gamma l}}}{2} (e^{-\gamma l})^{k-1} \quad (2.29)$$

由上式可推得

$$I_{dk} = \frac{G_m E \sqrt{e^{-\gamma l}}}{2} (e^{-\gamma l})^{k-1} \quad (2.30)$$

當雙饋入兩端都有訊號時，假設 E_{inA} 等於 E 、 E_{inB} 為 $Ee^{j\phi}$ ， ϕ 為分波器的相位差，那麼第 k 顆電晶體的閘極電壓會由兩端的輸入訊號組合如下

$$V_{gk} = \frac{E\sqrt{e^{-\gamma l}}}{2} \left[(e^{-\gamma l})^{k-1} + (e^{-\gamma l})^{n-k} e^{j\phi} \right] \quad (2.31)$$

由上式可推得

$$I_{dk} = \frac{G_m E \sqrt{e^{-\gamma l}}}{2} \left[(e^{-\gamma l})^{k-1} + (e^{-\gamma l})^{n-k} e^{j\phi} \right] \quad (2.32)$$

汲極端電流會分流往 V_{outA} 和 V_{outB} 端，負載為兩個 Z_0 電阻並聯，因此負載阻抗為 $\frac{Z_0}{2}$ ，結合(2.32)式可推得汲極端電壓為

$$V_{dk} = \frac{Z_0}{2} \left[\dots + (e^{-\gamma l})^2 I_{d_{k-2}} + (e^{-\gamma l}) I_{d_{k-1}} + I_{d_k} + (e^{-\gamma l}) I_{d_{k+1}} + (e^{-\gamma l})^2 I_{d_{k+2}} + \dots \right] \quad (2.33)$$

該式是假設第 k 個汲極端電壓是由每個電晶體電壓分流總和再乘上負載而來。而每個電晶體輸出功率可由下式計算

$$P_{out} = \frac{-1}{2} \operatorname{Re}(V_{dk} I_{dk}^*) \quad (2.34)$$

欲使輸出功率最大，從(2.32)觀察，必須滿足 $(e^{-\gamma l})^{k-1}$ 和 $(e^{-\gamma l})^{n-k} e^{j\phi}$ 同相位，因此可整理公式如下：

$$(e^{-\gamma l})^{k-1} = (e^{-\gamma l})^{n-k} e^{j\phi} \Rightarrow (e^{-\gamma l})^{2k-n-1} = e^{j\phi} \quad (2.35)$$

若是在無損且能量皆是建設性相加的情況下，傳統的分佈式放大器輸出功率為

$$P_{out} = \frac{1}{2Z_0} |V_{outA}|^2 \quad (2.36)$$

而雙饋入的架構輸出功率為

$$P_{out} = \frac{1}{2Z_0} (|V_{outA}|^2 + |V_{outB}|^2) \quad (2.37)$$

當中 $|V_{outA}| = \sqrt{e^{-\gamma l}} V_{dn}$ ， $|V_{outB}| = \sqrt{e^{-\gamma l}} V_{d1}$ 。從(2.36)式與(2.37)式可看出雙饋入架構可比傳統分佈式放大器增加 3dB 的增益。

[12]利用離散元件來驗證上述理論，用雙饋入分佈式放大器與傳統分佈式放大器作比較，並對兩種架構的特性作圖如下。




圖 2-10 雙饋入架構的 S 參數圖[12]

圖 2-10 所示，雙饋入架構可以有 S_{21} 寬頻的特性，從等效電路圖 2-9 來看，閘極線上的電壓振幅對相依電流源 I_{di} 產生輸出電流，電流從汲極線上流向兩端輸出，而相依電流源 I_{di} 獨立於頻率因素，因此 S_{21} 寬頻。




圖 2-11 雙饋入架構與傳統架構的輸出功率比較[12]




圖 2-12 雙饋入架構與傳統架構的功率附加效率比較[12]

從圖 2-11 與圖 2-12 中，我們可以驗證因為去除掉傳統架構上的 R_g 與 R_d ，兩組為了改善輸入損耗而存在的電阻，因此改善了電路增益與功率附加效率。




圖 2-13 雙饋入架構與傳統架構的線性度比較[12]

雖然雙饋入架構改善了電路增益與功率附加效率，但線性度卻比傳統架構差，如圖 2-13 所示。

2.4 平衡式放大器

平衡式放大器架構在 1965 年由貝爾實驗室的 R. S. Engelbrecht 提出 [13]，此架構一開始在低雜訊放大器上使用，它能讓電路最佳化雜訊效益的同時提供好的輸出入反射損失，之後平衡式放大器也因為能提供寬頻的輸出入匹配而廣泛的應用在寬頻電路上。




圖 2-14 使用 90° 分合波器的平衡式放大器

圖 2-14 是平衡式放大器的理論架構，該架構是由兩個半電路放大器與兩個 3-dB 90° 方向耦合器所組成，耦合器的隔離端埠通常設計掛上 $Z_0 \Omega$ 的

負載，該負載可以吸收從半電路放大器反射回來的能量，該基本操作原理如下：第一個 90° 方向耦合器將輸入訊號均分為兩個相位差 90° 且等振幅訊號，並同時饋入兩相同的半電路放大器，兩個饋入訊號可表示為

$$V_{A1}^+ = \frac{1}{\sqrt{2}} V_1^+ \quad (2.38)$$

$$V_{B1}^+ = \frac{-j}{\sqrt{2}} V_1^+ \quad (2.39)$$

其中 V_1^+ 為入射電壓波。第二個 90° 方向耦合器能將兩放大器的輸出相加，其輸出電壓可表示為

$$V_2^- = \frac{-j}{\sqrt{2}} V_{A2}^+ + \frac{1}{\sqrt{2}} V_{B2}^+ = \frac{-j}{\sqrt{2}} G_A V_{A1}^+ + \frac{1}{\sqrt{2}} G_B V_{B1}^+ = \frac{-j}{2} V_1^+ (G_A + G_B) \quad (2.40)$$

所以 S_{21} 可寫成

$$S_{21} = \frac{V_2^-}{V_1^+} = \frac{-j}{2} (G_A + G_B) \quad (2.41)$$

(2.41)式可證明平衡式放大器之增益，為兩放大器增益的平均值。而輸入端的總反射電壓，可根據 90° 方向耦合器輸出的相位關係來證明，若兩放大器完全相同，則兩放大器輸入端所產生的反射波，會在 90° 耦合器的輸入端彼此相互抵銷，其數學關係式為

$$V_1^- = \frac{1}{\sqrt{2}} V_{A1}^- + \frac{-j}{\sqrt{2}} V_{B1}^- = \frac{-j}{\sqrt{2}} \Gamma_A V_{A1}^+ + \frac{-j}{\sqrt{2}} \Gamma_B V_{B1}^+ = \frac{1}{2} V_1^+ (\Gamma_A - \Gamma_B) \quad (2.42)$$

所以 S_{11} 可寫成

$$S_{11} = \frac{V_1^-}{V_1^+} = \frac{1}{2} (\Gamma_A - \Gamma_B) \quad (2.43)$$

因此若兩放大器完全相同，則 $G_A = G_B$ 且 $\Gamma_A = \Gamma_B$ ，(2.43)式證明 $S_{11}=0$ ，(2.41)式證明平衡式放大器的增益，與個別放大器的增益相同。而平衡式放大器的輸出端也可以透過類似的推導證明，兩放大器完全相同時 $S_{22}=0$ 。

當設計一個單端的低雜訊放大器或功率放大器時，考量到雜訊或輸出功率的效益，導致放大器有較差的輸出入反射損耗，此時透過平衡式放大器的架構，可以同時維持雜訊或輸出功率的效益以及改善輸出入反射損耗。同

理，在 UWB 的應用中，若放大器要考量到增益平坦度與頻寬而有較差的輸出入反射損耗，也可以透過此架構改善。

除了改善輸出入反射損耗外，平衡式放大器也有下列的好處：

增加功率放大器的輸出功率：功率合成器是製作功率放大器常用的技巧，兩個單端功率放大器可以透過功率合成器提高輸出的功率，而平衡式放大器的架構也有相同的特性。

設計頻帶內好的穩定度：平衡式放大器一般來說會有更好的穩定度，原因在電路內的單端放大器輸出入的阻抗較固定，通常在 50Ω ，若平衡式放大器輸出入的負載改變，但對單端的半電路放大器的負載改變量通常不大，反觀若不是平衡式放大器，則負載改變會直接影響到電路，尤其是功率放大器，若後端接的是帶通式濾波器，只有在設計頻帶內是 50Ω ，設計頻帶外負載較難估計，往往會造成放大器電路震盪。

電路可靠度較高：如果平衡式放大器的半電路故障，則放大器的只增益減少 6dB。若在一個系統或放大器的串列，平衡式放大器只是其中的一級，若半電路放大器發生故障，則對整體的影響即增益減少 6dB，反觀若不是平衡式放大器則整個系統都不能使用。

較好的線性度：因為在平衡式放大器中，輸入半電路放大器的能量只有一般灌入單端放大器的二分之一(即是少 3dB)，則 OIP3 跟單端放大器相較之下也會提高 3dB。

第三章

寬頻雙饋入分佈式放大器

3.1 正交分相器與單位放大器

雖然在理想情況的分析上，雙饋入分佈式放大器架構能增加放大器的功率附加效率，但在電路設計上卻存在一些缺點。其一，雙饋入架構的線性度會比單端的分佈式放大器差[12]，其二，雙饋入架構的分波器輸出的兩個埠並非獨立，如圖 2-9 當中的 E_{inA} 與 E_{inB} ，若 E_{inA} 輸入的能量沒有在傳輸線上消耗與吸收，則會從 E_{inB} 輸入處反灌回分波器，換言之， E_{inA} 輸入能量與 E_{inB} 輸入能量將經過閘極線後在輸入埠建設性相加，如圖 3-1 當中的兩條路徑所示，造成的效果是整體電路的反射損耗會很差。我們調整分波器的輸出相角差並對整體電路的 S_{11} 作圖，如圖 3-2 所示，圖中若分波器與閘極線為理想狀態，即無損狀態，則能量完全反彈至輸入埠，同理，從輸出埠分析 S_{22} 也會有相同的情況。因為以上的兩個原因，我們設計時把分波器兩端的輸出入埠改成獨立，結合平衡式放大器架構來改善線性度與反射損耗。




圖 3-1 輸入能量在輸入埠建設性相加




圖 3-2 分波器輸出相位差對電路 S_{11} 作圖

我們以 $n=4$ 的雙饋入分佈式放大器為例，如圖 3-3 所示， $n=4$ 代入(2.35)

式，我們可得到下式

$$(e^{-\gamma l})^{2k-5} = e^{j\phi} \quad (3.1)$$




圖 3-3 四顆電晶體雙饋入分佈式放大器

而(3.1)式可以得到兩組簡易的解可以讓能量在雙饋入分佈式架構中建
設性相加，如表 3-1 所示。

表 3-1 雙饋入分佈式架構下兩組簡易解($m=0,\pm 1, \pm 2\cdots$)

	$-\gamma l$	$e^{-\gamma l}$	ϕ
解(一)	180°	-1	$180^\circ \pm 360^\circ m$
解(二)	0°	1	$0^\circ \pm 360^\circ m$

在解(一)的電路設計下，圖 3-3 當中的 A、B 兩點剛好是分波器兩端輸
入的破壞性相加的節點，也就是此兩點電壓應沒有振幅並且電流最大，因此
設計該點接地，使分波器兩輸入埠獨立，因此我們得到下圖 3-4。




圖 3-4 平衡式下的解(一)電路設計

如圖 3-4 所示，分波器兩輸入埠獨立，而圖中 Γ_{in} 可看到 90° 傳輸線接地，即為 $\Gamma_{in} = 1$ ，從分波器輸入的能量在該節點看到 $\Gamma_{in} = 1$ 會完全反射，能量反彈回閘極線至分波器，而輸入的能量與反射的能量在電晶體閘極端皆為建設性相加，在此狀態下，輸入的能量將在閘極線上形成駐波，此駐波的波峰波谷設計在電晶體的閘極端。

與雙饋入分佈式架構比較，兩者皆能在電晶體閘極端有建設性相加，差別在平衡式架構是透過分波器單一埠的能量反射，而雙饋入架構則是與分波器另一埠的能量相加，從(2.7)和(2.8)可知，平衡式架構是在無損的情況下，閘極線上電壓變兩倍，而沒有電流。在圖 2-5 場效電晶體等效電路中可知，相依電流源 G_m 會隨閘極線上的電壓振幅變兩倍而產生兩倍的汲極電流。

在上述討論中，分析在解(一)狀態下，分波器兩埠獨立與否並不影響電路增益，但若分波器提供的相位差為 $180^\circ \pm 360^\circ \times m$ ($m=0, \pm 1, \pm 2 \dots$)，則電路的反射損耗仍然很差，並未改善反射損耗，因此分波器的相位差設計成提供 90° 相位差，這樣反射的能量會如同平衡式放大器架構一樣，消耗在分波器

獨立埠上的電阻，以確保電路的反射損耗。但卻也因為改變分波器的相位差，能量便不能完全同相位的相加，相位與同相位相加相差了 90° ，因此能量只有完全相加的 $\frac{1}{\sqrt{2}}$ 。

同理，表 3-1 當中的解(二)也可改成平衡式架構，原本連結第二和第三顆電晶體傳輸線也為 0° ，但我們可以先看成 360° 傳輸線，如圖 3-5(a)，而傳輸線中心位置由分波器傳來的訊號相同，因此可把傳輸線中心位置 A、B 處斷開，從 Γ_{in} 看到 180° 傳輸線開路，又可以等效成 0° 傳輸線開路，如圖 3-5(b)所示。




圖 3-5 平衡式下的解(二)電路設計

如同解(一)的分波器的相位差需調整成 90° 相位差，解(二)的分波器一樣必須改成 90° 相位差，才能提供好的電路反射損耗。

這節我們提供了兩組雙饋入分佈式放大器的解，並且為了解決雙饋入分佈式電路的反射損耗與改善電路線性度，更改成平衡式電路架構，使得分波器輸出的兩埠互相獨立，與雙饋入分佈式電路架構最大的差異，在使電晶體閘極端電壓振幅增加的形成原因，而分波器輸出接到的半電路，我們稱之為單位放大器，而分波器從原本雙饋入分佈式架構時，可為 0° 或 180° 相位差，

為了符合平衡式電路架構，皆改成輸出 90° 相位差，是為正交分相器。

3.2 寬頻設計原理

在上一節中，我們討論單位放大器和正交分相器，若我們要設計寬頻電路，那麼單位放大器和正交分相器都必須要有寬頻的特性，接下來要討論要如何實現寬頻的平衡分佈式電路架構。

3.2.1 單位放大器

上一節中，我們舉出兩種解的平衡分佈式單位放大器，分別是 $-\gamma\ell = 180^\circ$ 的解(一)，如圖 3-6(a)，另一種是 $-\gamma\ell = 0^\circ$ 的解(二)，如圖 3-6(b)。當中 $-\gamma\ell$ 的角度是我們電路設計頻段的角度，要能讓單位放大器寬頻，那麼必須讓 $-\gamma\ell$ 的角度隨頻率變異量不大。如圖 3-6 所示，兩種單位放大器都有兩條能量路徑，圖 3-6(a)的路徑二會比路徑一多走 360° ，而圖 3-6(b)的路徑二與路徑一的角度相同，故在設計頻段中，兩者皆為建設性相加。隨著頻率改變，假設路徑二比路徑一多走的兩段傳輸線各改變 $\Delta\theta$ 的角度，共 $2\Delta\theta$ ，若 $|\frac{\partial\theta}{\partial\omega}|$ 值越小，則電路寬頻。




圖 3-6 平衡分佈式放大器(a) $-\gamma\ell = 180^\circ$ 及(b) $-\gamma\ell = 0^\circ$

在無損的情況下，傳輸線角度可寫成

$$\theta = \beta \ell \quad (3.2)$$

由上式可推得

$$\frac{\partial \theta}{\partial \omega} = \beta \left(\frac{\partial \ell}{\partial \omega} \right) + \left(\frac{\partial \beta}{\partial \omega} \right) \ell \quad (3.3)$$

但因為 ℓ 是實體長度，並不隨頻率改變，所以 $\left(\frac{\partial \ell}{\partial \omega} \right) \rightarrow 0$ ，我們可得

$$\frac{\partial \theta}{\partial \omega} \cong \left(\frac{\partial \beta}{\partial \omega} \right) \ell \quad (3.4)$$

從(3.4)式知，要使 $|\frac{\partial \theta}{\partial \omega}|$ 值減小，我們需使 ℓ 減小。觀察圖 3-6 的(a)、(b)

兩圖，希望 ℓ 值小，因此我們選擇電氣長度 0° 的(b)圖架構，並且令 ℓ 值趨近於零。在此，我們有三種方式來實現此段傳輸線，第一種是傳統右手傳輸線，第二種是人造右手傳輸線，第三種是人造左右手傳輸線。若使用傳統右手傳輸線，優點是能達到路徑一與路徑二有最小的相位差，但缺點是單使用傳統右手傳輸線，並無法補償電晶體的寄生電容 C_{gs} 、 C_{ds} ；而若使用人造右手傳輸線，優點是能補償電晶體的寄生效應，但缺點是相位差較大，根據(2.13)式，若要補償寄生電容 C_{gs} 、 C_{ds} ，且 Z_0 決定，則串聯電感則被決定，因此 β 值也被決定，因此無法有趨近於零的電氣長度。而第三種人造左右手傳輸線，因為能在低頻時提供正相位，因此優點是在電路設計的中心頻率可設計精準的 0° 相位差，並且也能有補償寄生效應的優勢，但缺點跟右手傳輸線類似，根據(2.19)式與(2.21)式， Z_0 和 β 也就被決定了，此外，左右手人造傳輸線因為 β_L 與 ω 成反比，所以在低頻時， $\left(\frac{\partial \beta}{\partial \omega} \right)$ 值最大，也就是 $|\frac{\partial \theta}{\partial \omega}|$ 值最大，圖 3-7 是三種傳輸線的相位圖，可以明顯的看出上述的優缺點。




圖 3-7 三種傳輸線相位圖

由上述分析，為了求最大頻寬，我們使用傳統右手傳輸線，並且因為電氣長度極小，因此我們假設成 0° ，並把各個寄生的電容 C_{gs} 、 C_{ds} 移到傳輸線外，總合寄生電容 $C_{gs'}$ 、 $C_{ds'}$ 做匹配，如圖 3-8 所示。




圖 3-8 提出寄生效應並做匹配

匹配電路分成閘極端匹配電路與汲極端匹配電路，而我們決定在閘極端匹配電路使用人造右手傳輸線匹配，汲極端匹配電路使用人造左右手傳輸線匹配，如圖 3-9，使用人造傳輸線匹配的原因，是希望能做出 $Z_0 \Omega$ 的傳輸

線，而該段傳輸線造成的電氣長度能被正交分相器吸收，從正交分相器來看，輸出的雙埠各提供等相位的傳輸線，並不影響到輸出的 90° 相位差。




圖 3-9 (a)汲極端左手匹配電路及(b)閘極端右手匹配電路

我們選擇汲極端使用左手匹配電路的原因，是希望電晶體的汲極端可以利用左手元件當中的對地電感提供汲極端電壓，因為閘極端不需有直流電流，我們採用大電阻給閘極端偏壓，因此選擇右手匹配電路。

電晶體的相依電流源獨立於頻率，因此我們單位放大器的頻寬基本上是由補償寄生效應的匹配電路所決定，右手傳輸線類似低通濾波器，它的截止頻率為

$$f_c^{RH} = \frac{1}{\pi \sqrt{L_{R2} C_{R2}}} \quad (3.5)$$

左右手傳輸線類似帶通濾波器，它的截止頻率[8]為


$$f_c^{LH} = \frac{1}{4\pi \sqrt{L_{L1} C_{L1}}}, f_c^{RH} = \frac{1}{\pi \sqrt{L_{R1} C_{R1}}} \quad (3.6)$$

所以整個單位放大器的截止頻率應該為


$$f_c^{LH} = \frac{1}{4\pi \sqrt{L_{L1} C_{L1}}}, f_c^{RH} = \min \left\{ \frac{1}{\pi \sqrt{L_{R1} C_{R1}}}, \frac{1}{\pi \sqrt{L_{R2} C_{R2}}} \right\} \quad (3.7)$$

透過上述的匹配電路，單位放大器的等效電路，可以看成從輸出入埠接傳輸線，走一段電器長度後開路，而閘極線上的電壓振幅，會透過每顆電晶體內的相依電流源，產生放大的電流訊號，該電流訊號在汲極線上作建設性相加，最後流向輸出負載。整體而言，單位放大器有寬頻的 S_{21} ，但反射損耗並未透過該匹配電路改善，但也因此增加閘極線上的電壓振幅大小與汲極


線上電流的單向性。搭配圖 3-10，圖 3-10(a)是電晶體的 S 參數，在未匹配前，增益很不平坦，頻寬也相當窄，在加上匹配電路後，S 參數如圖 3-10(b)，匹配電路改善 S_{21} 平坦度，讓頻寬更寬，但因為省去了分佈式放大器架構上得匹配電阻，因此反射損耗仍未改善，我們試著把匹配電阻加上，S 參數如圖 3-10(c)，我們可以從圖中發現加上匹配電阻改善了反射損耗，但也因此讓電路增益下降許多，因此我們以使用匹配電路但省略匹配電阻來設計我們的單位放大器。



(a)



(b)



(c)

圖 3-10 電路 S 參數比較(a)電晶體(b)搭配匹配電路(c)加上匹配電阻

雖然 3.2.1 小節在討論時，都以 $n=4$ 來作分析，但在實做時，我們可以依據所需要的輸出功率與電路的設計頻段來改變 n 值，當 n 值越大，則飽和輸出功率會越大，但相對寄生電容 C_{gs} 、 C_{ds} 也會隨 n 值上升，進而影響到匹配電路的頻寬。

3.2.2 正交分相器

我們利用左右手傳輸線與右手傳輸線的相位差，以及一個 0° 相位差的威金森功率分配器，組合成正交分相器電路。要使正交分相器電路寬頻包含 UWB 頻帶，有兩個條件要滿足，其一，威金森功率分配器、左右手傳輸線與右手傳輸線皆須寬頻，其二左右手傳輸線與右手傳輸線需保持寬頻的 90° 相位差。




圖 3-11 正交分相器架構

設計寬頻的威金森功率分配器，首先決定高通帶與低通帶的截止頻率點，分別為 f_2 和 f_1 ，計算 f_2/f_1 值來選擇功率分配器架構，如圖 3-12 所示，若需要頻寬越寬，則 N 值需越大，但相對節數越高，電路損耗會越大。決定 f_2/f_1 值後，參照表 3-2[14]，可得 Z_1 到 Z_N 及 R_1 到 R_N 的值，之後設計傳輸線架構，如微帶線、CPW、GCPW 等，在電路設計頻帶的中心頻率設計相角 ϕ 的傳輸線，之後依照圖 3-12 實現即可。




圖 3-12 N 級威金森功率分配器[14]

表 3-2 威金森功率分配器設計表[14]

N	2	2	3	3	4	7
f_2/f_1	1.5	2.0	2.0	3.0	4.0	10.0
S_1 (max)	1.036	1.106	1.029	1.105	1.100	1.206
S_2, S_3 (max)	1.007	1.021	1.015	1.038	1.039	1.098
I (min), dB	36.6	27.3	38.7	27.9	26.8	19.4
Z_1	1.1998	1.2197	1.1124	1.1497	1.1157	1.1274
Z_2	1.6670	1.6398	1.4142	1.4142	1.2957	1.2051
Z_3			1.7979	1.7396	1.5435	1.3017
Z_4					1.7926	1.4142
Z_5						1.5364
Z_6						1.6597
Z_7						1.7740
R_1	5.3163	4.8204	10.0000	8.0000	9.6432	8.8496
R_2	1.8643	1.9602	3.7460	4.2292	5.8326	12.3229
R_3			1.9048	2.1436	3.4524	8.9246
R_4					2.0633	6.3980
R_5						4.3516
R_6						2.5924
R_7						4.9652

設計左右手傳輸線與右手傳輸線的相位差，我們可以參照[15]提供的步驟，首先一樣先決定設計的頻帶範圍從 f_1 到 f_2 ，由圖 3-13 所示，我們可以從右手傳輸線決定左右手傳輸線的相位 ϕ_{MM1} 和 ϕ_{MM2} 。




圖 3-13 左右手傳輸線與右手傳輸線相位響應[15]

左手傳輸線所提供的相位，根據(2.19)式，可以分成左手傳輸線提供相位與右手傳輸線提供相位的總和，因此可寫成下式

$$\phi_{MM1}(f_1) = \phi_{RH}(f_1) + \phi_{LH}(f_1) = -Pf_1 + Q/f_1 \quad (3.8)$$

$$\phi_{MM2}(f_2) = \phi_{RH}(f_2) + \phi_{LH}(f_2) = -Pf_2 + Q/f_2 \quad (3.9)$$

當中 $P = -\phi_{RH}/f_i$ ， $Q = f_i \cdot \phi_{LH}$ 。而上面兩式可解聯立得

$$P = \frac{f_1\phi_{MM1} - f_2\phi_{MM2}}{f_2^2 - f_1^2} \quad (3.10)$$

$$Q = \frac{f_1f_2^2\phi_{MM1} - f_1^2f_2\phi_{MM2}}{f_2^2 - f_1^2} \quad (3.11)$$

而決定的 f_1 、 f_2 、 ϕ_{MM1} 與 ϕ_{MM2} 代入上面兩式可得 P 、 Q 值， P 可以反推出 ϕ_{RH} 值，而左手傳輸線的元件值 L_L 、 C_L 與 Q 的關係可寫成

$$Q = \frac{N}{2\pi\sqrt{L_L C_L}} \quad (3.12)$$

N 代表串接多少節的左手部分來組成左右手傳輸線，利用上式與(2.21)式可解聯立得到 L_L 、 C_L 值。

3.3 實現單位放大器

3.3.1 電晶體選取

電晶體模型對我們這個電路設計相當重要，尤其是必須要補償的寄生電容 C_{gs} 和 C_{ds} ，而寄生效應大小由(3.7)決定頻寬，我們選電晶體的方法首先決定一初始偏壓，設定 $V_{ds}=1.8V$ 、 $V_{gs}=1V$ ，之後我們考量輸出功率與頻寬，當電晶體總寬度決定，則寄生效應與最大輸出功率也被決定，大致上來說，若總寬度越大，則可輸出越大的功率，但寄生效應也相對上升，在初始偏壓下，我們權衡輸出功率與電路頻寬，選擇長度為 $0.18\mu m$ ，總共寬度為 $80\mu m$ 。為了電路線性度考量，我們選用 A 類放大器，選擇偏壓方式是利用克里普斯(Cripps)負載線，在電晶體 I-V 圖中，選擇適當偏壓點，如圖 3-14 所示， $m1$ 點是轉折電壓， $m2$ 則是我們選的偏壓點，該負載線最佳的 R_{Load} 為 100Ω ，

而我們的單位放大器共使用兩顆電晶體，因此兩顆電晶體的最佳負載為 50Ω ，即為匹配電路接正交分相器的負載。

在電晶體選取時，必須注意電路本身的應用，當選取的總寬度越大，以及越多顆電晶體時，電路的總輸出功率會上升，但頻寬也會下降，在本論文是以 UWB 應用，UWB 在規範上需要超寬頻的特性，但不需要大功率輸出，在選擇偏壓以及負載線時，亦必須考量到整體系統應用的輸出功率與傳輸距離。




圖 3-14 電晶體 I-V 圖

決定電晶體大小後，萃取寄生效應到 20GHz。小訊號等效圖如圖 3-15，而所有參數列於表 3-3。




圖 3-15 小訊號等效電路

表 3-3 電晶體小訊號參數

L_G	L_S	L_D	R_G	R_S
0 nH	0 nH	0.014 nH	5.3Ω	3.3Ω
R_D	R_{bx}	R_{gs}	R_{ds}	C_{bx}
2.1Ω	293Ω	0Ω	467Ω	130 fF
C_{gs}	C_{ds}	C_{gd}	g_m	
103 fF	35 fF	26 fF	48 mS	

下圖是我們萃取出來的模型(藍)與 TSMC 所提供 PDK 模型(紅)的 S 參數比較圖。




圖 3-16 小訊號模型與 TSMC PDK 模型 S 參數比較圖

3.3.2 電路布局

根據 3.2.1 節的推導，可知單位放大器架構如圖 3-17 所示，閘極端利用大電阻給偏壓，利用右手傳輸線模型匹配寄生電容 C_{gs} ，而汲極端利用左手傳輸線模型匹配寄生電容 C_{ds} ，並且利用左手對地電感給予偏壓。





圖 3-17 單位放大器架構

參照表 3-3，先忽略其餘的寄生效應，初步估算 C_{gs} 與 C_{ds} 值，分別為 206pF 與 330pF，利用(2.21)式、(2.13)式與(3.7)式，可決定電路上匹配電路的初始值，列表如下


表 3-4 電路匹配參數初始值

C_{R1}	C_{L1}	C_{R2}
660 fF	513 fF	412 fF
L_{R1}	L_{L1}	L_{R2}
1.65 nH	1.28 nH	1.03 nH

把表 3-4 值代入(3.7)式計算，在理想情況下， f_c^{LH} 可至 2.2GHz， f_c^{RH} 可達到 13.2GHz，但因為寄生效應，我們必須再做微調，影響較大的主因有兩個，其一是 C_{gd} 的回授電容，讓閘極端和汲極端看進去的特性像非線性電容，影響人造傳輸線的匹配，另外是匹配元件的 Q 值，Q 值太低造成高頻的損耗變大，會減少 3dB 頻寬。電路布局圖如圖 3-18 所示。



(a)



(b)

圖 3-18 CMOS $0.18\mu\text{m}$ 電路布局圖(a)LTCC 製程($910\mu\text{m}\times950\mu\text{m}$)(b)IPD 製程

$(1030\mu\text{m}\times1560\mu\text{m})$

圖 3-18 的兩種單位放大器分別對應到兩種被動製程的單位放大器，而 IPD 製程的面積較大，原因是晶圓廠在幫我們電路做覆晶時有要求最小面積，因此我們把圖 3-18(a)的電路作鏡射，把兩個單位放大器作在同一個晶片上，以符合電路設計規則。

3.3.3 電路模擬結果

單位放大器我們初步的模擬結果如下




圖 3-19 單位放大器 S 參數





圖 3-20 群體延遲時間

S 參數模擬 3dB 頻寬從 2.2GHz 到 12.2GHz，小訊號增益最大值約為 13dB，若是在 UWB 應用頻段，小訊號增益為 12.2 ± 0.5 dB，群體延遲時間為 114.5 ± 47.5 pS，圖 3-19 的 S_{11} 與 S_{22} 則是因為省略了原本分佈式放大器架構的匹配電阻，因此反射損耗較差，若加上匹配電阻則反射損耗會改善，但也會浪費能量在該電阻。對於較差的反射損耗，之後利用正交分相器來改善。






圖 3-21 在不同頻率下單位放大器大訊號單頻測試結果(a)3GHz(b) 4GHz (c)6 GHz (d)8 GHz (e)10 GHz (f)12 GHz

大訊號的特性我們取 3dB 頻帶內的六個頻率點，並分別作圖，如圖 3-21 所示，接著我們把增益、P_{1dB} 以及 1dB 衰減時的功率附加效率對頻率作圖，得圖 3-22，圖 3-23 是用雙頻測試模擬得的 OIP3 值。




圖 3-22 頻率對增益、P_{1dB} 值與 PAE 值




圖 3-23 單位放大器的 OIP3

3.4 正交分相器設計

UWB 的頻帶範圍 3.1GHz 到 10.6GHz, f_2/f_1 比值介於 3 到 4 之間，計算威金森功率分配器的參數值，參照表 3-2，理論上 N 選取至少大於 3，但 N 值越大則損耗越大，因此我們選取 N=2，並再做調整以符合頻寬與電阻規格要求，最後選擇值如下表

表 3-5 威金森功率分配器參數

R1	R2	Z1	Z2
200Ω	100Ω	60Ω	75Ω

若在理想且無損的情況下，照表 3-5 模擬的頻寬特性，並設計傳輸線中心頻率為 7GHz，可得 S 參數如下圖





圖 3-24 理想威金森功率分配器 S 參數

我們實做傳輸線架構 LTCC 製程選擇微帶線，IPD 製程選擇 CPW 線，選擇原因是 IPD 製程不同層金屬間的距離變異量大，而 M3 金屬層厚度較厚，金屬最小線距 $10\mu\text{m}$ ，能提供金屬間的耦合量較大，因此適合 CPW 架構，LTCC 最小線寬 $100\mu\text{m}$ ，而且製程上，若使用多層基體，則不同層金屬間的距離變異量較小，因此使用微帶線結構，我們使用 CP1 和 CP6 兩層金屬來實現。當決定好傳輸線架構與設計值後，我們使用 ADS 內的 LineCalc，輸入製程等效 ϵ_r 、金屬厚度、金屬損耗等製程參數，即可推算出傳輸線的線寬、線距與長度等。


而設計左右手傳輸線與右手傳輸線的固定相位差，可利用(3.10)、(3.11)與(3.12)，設定 $N=1$ ，反推出左手元件的電感電容值，在此 L_L 為 4.1nH ， C_L 為 1.65pF ，而因不同製程產生的右手寄生效應不同，而又難以滿足(2.21)式，故右手 ϕ_{RH} 部份的電容電感值必須在計算出左手元件的寄生效應後再微調，微調方式以電容來說，固定面積下調整長寬比值，若比值越大，則寄生電感越大，而電感來說，當線距越近，或者上下層重疊面積越大，則寄生電容越大。

3.4.1 LTCC 製程

圖 3-25 是 LTCC 製程的正交分相器布局圖，當中左右手傳輸線部份由實驗室同儕所設計，圖 3-25(a)設計成可以量測特性，埠三是使用左手傳輸線端，圖 3-25(b)是要覆晶單位放大器用，為了避免左手元件的對地寄生效應，故把左手元件的地都挖空，但為了避免挖槽產生的電路共振，我們使用 LTCC 的最底層金屬 CP17 在左手元件下補滿。另外圖 3-25(a)埠一沒有使用電容擋直流電壓，因此在圖 3-25(b) 的 RFin 端，會有 VG 電壓，量測時必須加 DC-Block 方能量測。



(a)



(b)

圖 3-25 LTCC 製程的正交分相器布局圖

LTCC 製程的正交分相器模擬結果如下




圖 3-26 LTCC 製程正交分相器輸出振幅平衡度




圖 3-27 LTCC 製程正交分相器輸入損耗與輸出隔離度




圖 3-28 LTCC 製程正交分相器群體延遲時間




圖 3-29 LTCC 製程正交分相器輸出埠相位差

3.4.2 IPD 製程

圖 3-30 是 IPD 製程的正交分相器布局圖，電路上傳輸線使用 CPW 架構，而預計擺放單位放大器的下層金屬也挖空，避免干擾到 CMOS $0.18\mu\text{m}$ 晶片上的電感感值，也因此 CPW 兩端的地被劃分，所以我們必須使用 M1、M2 金屬，從底部連結兩端的地，使其等電位，但此底部連結的金屬會影響 M3 層金屬的平坦性，且會影響該段通過底部金屬連結的傳輸線阻抗值。另外我們在正交分相器的右手傳輸線端(埠二)加上一大電容擋直流電壓，避免直流電壓灌回前端電路。




圖 3-30 IPD 製程的正交分相器布局圖

IPD 的模擬結果如下




圖 3-31 IPD 製程正交分相器輸出振幅平衡度




圖 3-32 IPD 製程正交分相器輸入損耗與輸出隔離度




圖 3-33 IPD 製程正交分相器群體延遲時間




圖 3-34 IPD 製程正交分相器輸出埠相位差

3.5 寬頻雙饋入分佈式放大器模擬結果

3.3 與 3.4 節分別討論單位放大器與正交分相器的設計概念與流程，並分別模擬特性，而本節是要模擬把兩種電路組合後的結果。我們共有兩種放大器，主要差別在正交分項器使用不同的製程實現，分別為 LTCC 製程和 IPD 製程。

3.5.1 搭載 LTCC 製程寬頻放大器

圖 3-35 是 LTCC 製程放大器的 S 參數圖，從模擬結果來看，3.1 GHz 到 12.5 GHz 輸入損耗皆大於 10dB，而小訊號增益 S_{21} 從 3.1 GHz 到 12GHz 為 10.7 ± 1 dB，與單位放大器比較，增益減少約 2dB，此為利用正交分項器匹配造成的損耗。圖 3-36 是電路的群體延遲，在設計頻段內有 415 ± 115 pS 的延遲，此延遲為兩次正交分項器與單位放大器的延遲時間合，在低頻截止頻率附近的 S_{21} 變異量較大，因此整體電路的群體延遲誤差在低頻時較大。圖 3-37 為電路的穩定度分析，從直流到 20GHz 的 K 值皆大於一。圖 3-38 是電路的大訊號特性，我們從設計頻帶內挑選六個頻率，從圖中我們可知 P1dB、大訊號增益與功率附加效率等特性，而圖 3-39 與圖 3-40 則是電路

的大訊號特性對頻率作圖，可知在 UWB 頻帶內的 OIP3 皆大於 25dBm 以上，OP1dB 最大值有 15dBm 的輸出，功率附加效率最佳值約略 20%。




圖 3-35 LTCC 製程放大器 S 參數




圖 3-36 LTCC 製程放大器群體延遲





圖 3-37 LTCC 製程放大器穩定度分析






圖 3-38 在不同頻率下 LTCC 製程電路大訊號模擬結果(a)3GHz(b) 4GHz (c)
6GHz (d) 8GHz (e) 10GHz (f) 12GHz




圖 3-39 LTCC 製程電路 OIP3 對頻率圖




圖 3-40 LTCC 製程電路大訊號特性對頻率圖

3.5.2 搭載 IPD 製程寬頻放大器

圖 3-41 是 IPD 製程放大器的 S 參數圖，2.5GHz 到 12GHz 輸入損耗皆大於 10dB，而小訊號增益 S_{21} 從 2.5 GHz 到 12GHz 為 8.6 ± 0.6 dB，與 LTCC 製程放大器比較，增益減少約 1.5dB，此為正交分相器不同製程的損耗，LTCC 製程的損耗正切略優於 IPD 製程。圖 3-36 是電路的群體延遲，在設計頻段內有 500 ± 215 pS 的延遲，此延遲與 LTCC 製程比較上較差，因為 IPD 製程的設計頻段可達較低頻，而如 3.5.1 節所述，電路的群體延遲誤差在低頻時較大，因此整體電路的群體延遲誤差較大。圖 3-43 為電路的穩定度分析，從直流到 20GHz 的 K 值皆大於一。圖 3-44 是電路的大訊號特性，跟 LTCC 製程放大器一樣，我們挑選六個頻率於頻帶內，而圖 3-45 與圖 3-46 則是電路的大訊號特性對頻率作圖，可知在 UWB 頻帶內的 OP1dB 最大值略小於 15dBm，功率附加效率最佳值約略 18%，整體而言，因為被動製成的損耗導致功率附加效率與輸出功率比 LTCC 差。




圖 3-41 IPD 製程放大器 S 參數




圖 3-42 IPD 製程放大器群體延遲時間




圖 3-43 IPD 製程放大器穩定度分析




圖 3-44 在不同頻率下 IPD 製程電路大訊號模擬結果 (a) 3GHz (b) 4GHz (c) 6GHz (d) 8GHz (e) 10GHz (f) 12GHz




圖 3-45 IPD 製程電路 OIP3 對頻率圖




圖 3-46 IPD 製程電路大訊號特性對頻率圖




第四章

效能和量測


4.1 量測步驟

我們總共有四種電路需要量測，分別是 LTCC 製程的正交分相器、CMOS 0.18μm 製程的單位放大器，剩下兩種是主被動整合電路，透過覆晶技術結合，主動都是 CMOS 0.18μm 製程，被動分別是 IPD 製程和 LTCC 製程。而覆晶共使用兩種，第一種是透過國家晶片中心，利用長晶的方式製作出錫鉛球來連結 CMOS 0.18μm 與 IPD，第二種是在 CMOS 0.18μm 上植金球，再利用 NCF 或 ACF 等薄膜狀黏合材料黏合 CMOS 0.18μm 與 LTCC。

量測方面，分成量測小訊號量測與大訊號量測，小訊號量測是透過向量網路分析儀(Agilent 5230A)量測，可以量得 S 參數與群體延遲時間，而大訊號量測，我們是使用訊號產生器(Agilent E8247C)產生輸入能量，再利用頻譜分析儀(Agilent E4407B) 量測輸出能量，透過大訊號量測，我們可以量得電路增益、OP1dB、功率附加效率、OIP3 等。



(a)



(b)

圖 4-1 電路量測方式(a)小訊號量測(b)大訊號量測

4.2 T18 CMOS 晶片量測

單位放大器的晶片圖 4.2 如所示，電路共有兩組偏壓需饋入，分別為 VDD (1.8V) 與 VG (1.1V)，我們把晶片打磅線至 PCB 板給予直流偏壓，並利用針距 $200\mu\text{m}$ GSG 探針量測，如同 3.3 節所言，我們閘極端匹配是右手傳輸線，因此 RFin 必須加上 DC-block 避免直流灌入儀器。




圖 4-2 單位放大器晶片圖($910\mu\text{m} \times 950\mu\text{m}$)

我們小訊號量測頻率範圍量到 20GHz，圖 4-3 是 S 參數量測結果與模擬比較圖，當電路在設計的偏壓點上時， I_D 如同模擬值 40mA，因此直流功率消耗為 72mW。與模擬值比較上， S_{11} 與 S_{22} 的趨勢都與模擬接近，而小訊

號增益在 8.8GHz 時比模擬少近 1.5dB，為最大的誤差，在約 12GHz 後，則量測值比模擬值好。量測結果的 3dB 頻寬從 2.3GHz 到 13.4GHz，增益 10.1 ± 1.5 dB，相對頻寬有 141%，若是頻帶範圍從 3 GHz 到 11GHz 則增益為 10.9 ± 0.75 dB。




圖 4-3 單位放大器 S 參數量測與模擬比較

圖 4-4 是電路的群體延遲時間，在設計頻帶範圍內，延遲時間最長發生在 S_{21} 低頻轉折處，而延遲時間最短時間發生在 S_{21} 增益最小，約 9GHz，群體延遲時間變化為約 ± 88.7 pS。





圖 4-4 群體延遲時間量測與模擬比較

而大訊號量測，我們量單頻測試訊號共六個頻率點，分別為 3GHz、4GHz、6GHz、8GHz、10GHz、12GHz，根據輸出入能量，可以量測到增益與 P1dB 值，直流功率計算則是取輸入能量分別為-20dBm、-10dBm、0dBm、10dBm 時，紀錄三用電錶的電流值，並搭配 VDD 值來計算。用輸出功率與直流功率以計算功率附加效率。






圖 4-5 在不同頻率下單位放大器大訊號量測結果(a)3GHz(b) 4GHz (c) 6GHz
(d) 8GHz (e) 10GHz (f) 12GHz

我們把各個頻率的 P_{1dB} 值與輸出功率 1dB 衰減時的功率附加效率值整理成圖，並與模擬值作比較，如圖 4-6 所示，低頻時電路 P_{1dB} 值比預期低，但到高頻 12GHz 時輸出功率略高於預期，與小訊號的增益作比較，一樣有相同的趨勢，匹配是往高頻偏移。




圖 4-6 頻率對 P_{1dB} 值與 PAE 值

我們使用雙頻測試訊號量測 3 GHz、4GHz、6GHz、8GHz、10GHz、12GHz 各頻率點的 IP₃ 值，而雙頻測試訊號的 Δf 為 10MHz，量測結果如圖 4-7 所

示。輸入能量從-20dBm 到 10dBm 共 16 個點，之後取兩線的前 6 個資料點作一階線性回歸線，並取其交點，求得 OIP3 值。




圖 4-7 在不同頻率下 OIP3 值量測結果(a)3GHz (b) 4GHz (c) 6GHz (d) 8GHz (e) 10GHz (f) 12GHz

找到各頻率點的 OIP3 值，作成圖並與模擬值比較，如圖 4-8 所示。OIP3 值低頻比預期差，而高頻優於模擬值，量測結果單位放大器的 OIP3 值皆大於 20dBm。




圖 4-8 OIP3 與頻率作圖

4.3 低溫共燒陶瓷量測

此製程需量測兩種電路，第一種是正交分項器，其次為正交分項器與單位放大器組合成的寬頻雙饋入分佈式放大器，首先先討論正交分項器，該電路為三埠電路，透過覆晶技術在電路上植上大小為 0603 的 SMD 電阻，分別為 100Ω 與 200Ω ，如圖 4-9 所示，因為是被動電路，所以只需量測小訊號，在電路設計上我們可以使用 $200\mu\text{m}$ 或 $400\mu\text{m}$ 的探針。量測結果， S_{21} 與 S_{31} 比模擬多 0.4dB 的損耗，輸出振幅平衡度與模擬相符，而輸入損耗的頻寬不如預期，大約在 12GHz 時，損耗就小於 10dB 。輸出埠相位差頻寬約略與模擬值相同。




圖 4-9 LTCC 製程正交分項器(9.5mm×8.2mm)

電路量測結果如下圖所




圖 4-10 LTCC 製程正交分相器 S₂₁




圖 4-11 LTCC 製程正交分相器 S₃₁






圖 4-12 LTCC 製程正交分相器輸出振幅平衡度量測





(c)

圖 4-13 LTCC 製程正交分相器輸入損耗量測(a) S_{11} ，(b) S_{22} 及(c) S_{33}




圖 4-14 LTCC 製程正交分相器輸出隔離度量測




圖 4-15 LTCC 製程正交分相器輸出埠相位差量測

圖 4-16 是單位放大器在 PAD 上植上孔徑約 $80\mu\text{m}$ 的金球，植上金球後，我們利用薄膜狀黏合材料黏著於 LTCC 製程的正交分相器，圖 4-17 是覆晶後的晶片圖。如 3.4.2 節所言，為了維持正交分相器的輸出埠相位差頻寬，因此我們量測時在埠一必須加上 DC-block 檻閘極偏壓回灌。量測上我們偏壓是利用打磅線至 PCB 板再給予偏壓，下針針距跟 LTCC 製程正交分相器相同，可使用 $200\mu\text{m}$ 或 $400\mu\text{m}$ 的針。




圖 4-16 單位放大器在 PAD 植上金球




圖 4-17 單位放大器覆晶於 LTCC 製程正交分相器(9.5mm×15.5mm)

4.4 積體被動元件量測

圖 4-18 是搭配 IPD 正交分相器的單位放大器，為了符合設計規則，故把面積加大，把兩個單位放大器在同一顆晶片上，圖 4-18 中我們可以看到錫鉛球共 21 顆，對應到圖 4-19 電路中間的 PAD 位置，兩者以覆晶方式連結，此外，我們還要把大小 0402 的 SMD 電阻自行覆晶在 IPD 上，以讓正交分相器消除反射訊號，圖 4-20 是整合後的電路圖，圖中是以打鏽線到 PCB 板的方式偏壓，但設計上也可以用 DC 針(PGP)來提供偏壓，輸出入埠可以使用 $100\mu\text{m}$ 或 $200\mu\text{m}$ 的探針量測。




圖 4-18 覆晶於 IPD 製程兩個單位放大器($1030\mu\text{m} \times 1560\mu\text{m}$)




圖 4-19 IPD 製程兩個正交分相器($4.7\text{mm} \times 9.7\text{mm}$)




圖 4-20 單位放大器覆晶於 IPD 製程正交分相器

我們小訊號量測 S 參數如圖 4-21 所示，從圖中我們可以發現小訊號增益 S_{21} 少約 6dB 的增益，確認直流偏壓，發現其中一路偏流為零，讓接觸不導通，因此我們模擬時，把其中一路的單位放大器斷開，並比較模擬如圖 4-22 所示。電路量測結果，因為覆晶接觸問題，導致增益不如預期，我們檢查單位放大器晶片上，覆晶之後卻與正交分相器剝落此時晶片上的錫鉛球，如圖 4-23，我們發現錫鉛球仍然成錐狀，因此判斷應該是電路在覆晶時，加熱並沒有讓錫鉛球完整融化，因此造成單位放大器與正交分相器連結問題。




圖 4-21 IPD 製程放大器 S 參數量測




圖 4-22 IPD 製程放大器一路單位放大器不導通之 S 參數




圖 4-23 單位放大器上錫鉛球放大圖

圖 4-24 是群體延遲模擬與量測結果，模擬分別有一路單位放大器與兩路單位放大器的結果，但因為電路是平衡式架構，所以影響不大，模擬與量測大致上相符。




圖 4-24 IPD 製程放大器群體延遲量測

而大訊號量測，我們亦與小訊號的模擬方式相同，用量測結果與模擬一路放大器斷開的結果來互相比較，如圖 4-25 所示。




圖 4-25 在不同頻率下單位放大器大訊號量測結果
 (a) 4GHz (b) 6GHz (c) 8GHz
 (d) 10GHz (e) 12GHz



第五章

結論

隨著無線通訊發展，高頻電路需求量越來越大，功率放大器在無線電發射端中，是相當重要的區塊，而寬頻的功率放大器更是相當困難的電路，當中寬頻的增益與匹配，好的功率效能、線性度、群體延遲與增益平坦度等等問題都難以克服。

UWB 從 3.1GHz 到 10.6GHz 有高達將近 110% 的相對頻寬，傳統的多級串接電路只能提供中等的頻寬，而且需要複雜的輸出入匹配電路，因此分佈式放大器被廣泛的應用於寬頻的功率放大器，但是分佈式放大器的功率附加效率卻往往表現不佳，原因是分佈式放大器為了寬頻的匹配，必須要有兩顆匹配電阻來吸收能量，避免能量反彈至輸出入埠，因此有人提出了雙饋入分佈式架構來解決此問題，但該架構卻存在線性度與反射損耗不佳等問題。

為了解決雙饋入分佈式架構的缺點，本論文提出在電路中設立接地或開路，使得分波器兩端獨立，形成兩個單位放大器，再利用平衡式放大器的原理，搭配正交分相器，達到好的輸出入損耗，此外為了達到超寬頻特性，我們比較單位放大器中，利用不同形式的傳輸線來匹配寬頻的增益，並分別論述優劣。最後我們以頻寬為第一訴求，選擇了極短的傳統右手傳輸線來連結分佈式放大器中的電晶體，並提供我們的匹配方式與考量且分析了頻寬與寄生效應的關係。而正交分相器則是參考文獻[14, 15]，用威金森功率分配器並搭配左右手傳輸線，實現寬頻的正交分相器。

為了驗證上述理論，我們使用 CMOS 0.18μm 來實現單位放大器，以被

動製程 LTCC 與 IPD 來實現正交分相器，並以覆晶的方式來結合電路，被動製程有低成本與低損耗的特性，適合實現正交分相器等被動電路，設計流程詳述於 3.3 與 3.4 節。下表 5-1 是我們單位放大器量測與模擬結果比較，表 5-2 與表 5-3 分別是 IPD 與 LTCC 製程搭配 CMOS 0.18μm 電路的模擬結果與參考文獻比較，參考文獻是 2006 年到 2010 年作 UWB 頻段功率放大器的相關發表。整體而言，我們提供了一種超寬頻電路的架構，在與相對頻寬大於 100% 的參考文獻相比較，該架構改善超寬頻功率放大器下的功率附加效率、線性度與群體延遲等效能等。

表 5-1 單位放大器量測與模擬結果

	sim.	meas.	meas.
Technology	CMOS 0.18μm	CMOS 0.18μm	CMOS 0.18μm
Frequency(GHz)	2.5-12.5	3.1-10.6	2.3-13.4
PAE(%)	14.6-30.7	16.3-27.8	16.3-31.2
Gain(dB)	11.4±1.8	10.9±0.75	10.1±1.5
OP1dB(dBm)	13.8	11.1-13.6	11.1-14
OIP3(dBm)	20.7-24.9	20.5-24	20.5-24
Group delay(pS)	±118	±89	±168
Power(mW)	72	72	72
B.W.	133%	110%	141%

表 5-2 IPD 製程模擬與參考文獻效能比較

	[16]	[17]	[4]	[3]	[2]	This Work	This Work
Technology	CMOS 0.18μm	CMOS 0.18μm	0.25μm SiGe	CMOS 0.18μm	CMOS 0.18μm	CMOS 0.18μm w/ IPD	CMOS 0.18μm w/ IPD
Topology	Cascode DA	Cascode DA	Cascode DA	Cascode +CS	3CS	CS+dual feed DA+BA	
Frequency (GHz)	3-12	3.7-8.8	2-12	3-5	3-7	3.1-10.6	2.5-12
S11(dB)	<-10	N/A	<-10	<-5	<-6	<-10	<-10
S22(dB)	<-8	<-8	<-10	<-6	<-7	<-10	<-10
PAE(%)	6.8	<21	6-9	14-34	<20	13-17.8	7.7-17.8
Gain(dB)	10.5±0.8	7.2±1.15	9±0.5	15.2±0.6	14.5±0.5	8.8±0.9	8.8±0.9
OP1dB(dBm)	9.4	15.6	14	11.4	7	13.4-14.9	11.1-14.9
OIP3(dBm)	>16.6	N/A	N/A	N/A	<18	22.6-27	19.8-27
Group delay	±250pS	N/A	N/A	N/A	±179pS	±90pS	±214pS
Power(mW)	84	154	250	25	24	144	144
B.W.	120%	81.6%	143%	50%	80%	110%	131%

表 5-3 LTCC 製程模擬與參考文獻效能比較

	[16]	[17]	[4]	[3]	[2]	This Work	This Work
Technology	CMOS 0.18μm	CMOS 0.18μm	0.25μm SiGe	CMOS 0.18μm	CMOS 0.18μm	CMOS 0.18μm w/ LTCC	CMOS 0.18μm w/ LTCC
Topology	Cascode DA	Cascode DA	Cascode DA	Cascode +CS	3CS	CS+dual feed DA+BA	
Frequency (GHz)	3-12	3.7-8.8	2-12	3-5	3-7	3.1-10.6	3.1-12
S11(dB)	<-10	N/A	<-10	<-5	<-6	<-10	<-10
S22(dB)	<-8	<-8	<-10	<-6	<-7	<-10	<-10
PAE(%)	6.8	<21	6-9	14-34	<20	19-24.5	14-24.5
Gain(dB)	10.5±0.8	7.2±1.15	9±0.5	15.2±0.6	14.5±0.5	10.8±1	10.8±1
OP1dB(dBm)	9.4	15.6	14	11.4	7	14.6-16	13.3-16
OIP3(dBm)	>16.6	N/A	N/A	N/A	<18	26.6-27.5	20.5-27.5
Group delay	±250pS	N/A	N/A	N/A	±179pS	±115pS	±115pS
Power(mW)	84	154	250	25	24	144	144
B.W.	120%	81.6%	143%	50%	80%	110%	118%

參考文獻

- [1] FCC. http://transition.fcc.gov/Bureaus/Engineering_Technology/News_Releases/2002/nret0203.html.
- [2] S. A. Z. Murad, R. K. Pokharel, A. I. A. Galal, R. Sapawi, H. Kanaya, and K. Yoshida, "An excellent gain flatness 3.0-7.0 GHz CMOS PA for UWB Applications," *IEEE Microwave and Wireless Components Letters*, vol. 20, pp. 510-512, Sept. 2010.
- [3] W. Sew-Kin, S. Maisurah, M. N. Osman, F. Kung, and S. Jin-Hui, "High efficiency CMOS power amplifier for 3 to 5 GHz ultra-wideband (UWB) application," *IEEE Transactions on Consumer Electronics*, vol. 55, pp. 1546-1550, August 2009.
- [4] B. Sewiolo and R. Weigel, "A novel 2-12GHz 14dBm high efficiency power distributed amplifier for ultra-wideband- applications using a low-cost SiGe BiCMOS technology," in *2008 IEEE MTT-S International Microwave Symposium Digest*, June 2008, pp. 1123-1126.
- [5] ACXC. <http://www.acxc.com.tw/technology.php>.
- [6] C.-H. Chen, C.-H. Huang, T.-S. Horng, S.-M. Wu, C.-T. Chiu, C.-P. Hung, J.-Y. Li, and C.-C. Chen, "Very compact transformer-coupled balun-integrated bandpass filter using integrated passive device technology on glass substrate," in *2010 IEEE MTT-S International Microwave Symposium Digest (MTT)*, June 2010, pp. 1372-1375.
- [7] V. Veselago, "The electrodynamics of substances with simultaneously negative values of ϵ and μ ," *Soviet Physics Uspekhi*, vol. 10, 1968.
- [8] C. Caloz and T. Itoh, *Electromagnetic Metamaterials: Transmission Line Theory and Microwave Applications*. New York: Wiley, 2004.
- [9] D. M. Pozar, *Microwave Engineering*, 3rd edition : John Wiley & Sons, 2005.
- [10] K. W. Eccleston, "Compact dual-fed distributed power amplifier," *IEEE Transactions on Microwave Theory and Techniques*, vol. 53, pp. 825-831, March 2005.
- [11] K. W. Eccleston, "Output power performance of dual-fed and single-fed distributed amplifiers," *Microwave and Optical Technology Letters*, vol. 27, pp. 281-284, Sept. 2000.

- [12] F. Y. Ng-Molina, T. M. Martin-Guerrero and C. Camacho-Penalosa, "Experimental large-signal performance of a dual-fed band-pass distributed amplifier," in *2010 Workshop on Integrated Nonlinear Microwave and Millimeter-Wave Circuits (INMMIC)*, April 2010, pp. 164-167.
- [13] R. S. Engelbrecht and K. Kurokawa, "A wide-band low noise L-band balanced transistor amplifier," *Proceedings of the IEEE*, vol. 53, pp. 237-247, March 1965.
- [14] S. B. Cohn, "A class of broadband three-port TEM-mode hybrids," *IEEE Transactions on Microwave Theory and Techniques*, vol. 19, pp. 110-116, Feb 1968.
- [15] Chao-Hsiung Tseng and Chih-Lin Chang, "Improvement of return loss bandwidth of balanced amplifier using metamaterial-based quadrature power splitters," *IEEE Microwave and Wireless Components Letters*, vol. 18, pp. 269-271, April 2008.
- [16] Chao Lu, Anh-Vu Pham and Michael Shaw, "A CMOS power amplifier for full-band UWB transmitters," in *2006 IEEE Radio Frequency Integrated Circuits (RFIC) Symposium*, June 2006, pp. 4 pp.-400.
- [17] Chao Lu, Anh-Vu Pham and Michael Shaw, and C. Saint, "Linearization of CMOS broadband power amplifiers through combined multigated transistors and capacitance compensation," *IEEE Transactions on Microwave Theory and Techniques*, vol. 55, pp. 2320-2328, Nov. 2007.