

Graduate Institute of Electronics Engineering College of Electrical Engineering and Computer Science National Taiwan University Master Thesis

常關式氮化鎵/氮化鋁鎵金氧半高電子遷移率電晶體之製作與 介面缺陷分析

Fabrication of Normally-off AlGaN/GaN MOSHEMTs and Analysis of Interface Traps

蔡宗翰

Tzung-Han Tsai

指導教授: 吳肇欣 博士

Advisor: Chao-Hsin Wu, Ph.D.

中華民國 105 年7月

July, 2016

國立臺灣大學碩士學位論文 口試委員會審定書

常關式氮化鎵/氮化鋁鎵金氧半高電子遷移率電晶體之製作與

介面缺陷分析

Fabrication of Normally-off AlGaN/GaN MOSHEMTs and

Analysis of Interface Traps

本論文係蔡宗翰君 (r03943112) 在國立臺灣大學電子工程學研究 所完成之碩士學位論文,於民國 105 年 7 月 26 日承下列考試委員審 查通過及口試及格,特此證明

口試委員:

指導教授)

系主任、所長

1

1/2

誌謝

能夠順利地完成這篇論文,第一個要感謝的就是我的指導教授,吳肇欣博士, 在兩年的碩士生活中,我從老師身上學到的不僅僅是專業知識,老師同時也教導 了我們做事的方法,以及做人處事的道理,並時常砥礪我們要努力追尋自己的夢 想,實在是受益良多,另外,也要感謝口試委員林浩雄教授、黃建璋教授以及吳 育任教授在百忙之中參與我們的口試,口試中提醒了論問內容的一些缺失以及問 題,並耐心地給予建議,使我的論文能夠以更完整的狀態呈現。

再來要感謝實驗室的學長們,最感謝的是立成學長,總是扮演著實驗室的大 支柱,實驗上遇到問題都很耐心地跟我討論。再來就是承翰學長,在製程方面或 進行量測時常常給予我很好的建議。雲聲學長在我實驗最後衝刺的階段也幫了我 很多忙。最後是負責帶我做實驗的新逸學長,總是不厭其煩地教導我做實驗的方 法,也常常陪我打球解悶。

一起為論文打拼的家銘、懷碩、尚封、棋翔、勇霖和楊旻,吃飯一起,出去 玩一起,因為有你們的陪伴,才能熬過碩二這一年的艱辛,最要感謝的是楊旻, 在我進行計畫時幫了我很多忙,陪我度過許多製程的夜晚,希望畢業後大家還能 常連絡。

感謝學弟益宏在進行製程時幫了我很多的小忙,常常要跟著我在很奇怪的時間做實驗,甚至沒車回家,相信你能扛起整個 GaN 組。感謝承家、洵銘、浩育、 言謙、芸瑄替實驗室帶來了不一樣的氣氛,希望你們能延續 IOED 優良的傳統, 繼續發光發熱。

另外,要感謝楊老師實驗室的群涵學長,借了許多儀器給我使用,並耐心地 教我操作方法。再來是黃老師實驗室的昕逸同學以及俊勳學弟,在量測方面幫了 我許多忙,也常常和我一起討論製程,沒有你們,我的論文不可能順利完成。

最後,要感謝我的爸媽跟我妹,總是擔心我熬夜吃不好,每次回家都是一桌 好料等我,希望以後的日子也都能有你們的陪伴。

摘要

在這篇論文中我們進行了常關式氮化鋁鎵/氮化鎵高電子遷移率電晶體的製作,首先分別探討氟離子處理與閘極掘入製程對元件臨限電壓的偏移的影響,之後則結合氟離子處理與閘極掘入製程進行元件的製作,並利用熱退火處理的方式進行乾蝕刻後的表面修復,製作出來的元件臨限電壓約有2V的正向偏移。

為了抑制閘極漏電流並使元件可以操作在更高的閘極偏壓下,我們利用氧化 鋁做為閘極介電質,成功使閘極電流下降約10⁴數量級,但由於離子轟擊造成的 介面缺陷,閘極對通道的控制能力下降,臨限電壓大量的往負向偏移,為了降低 介面缺陷,我們利用 KOH 稀釋溶液進行表面修復,並針對閘極掘入式金氧半高 電子遷移率電晶體做探討。

為了製作出常關式元件,我們將氮化鋁鎵障壁層完全移除,並利用極低的蝕 刻速率精準地控制蝕刻深度,製作出來特性最好的元件臨限電壓約為1V,最大 飽和電流密度約為285 mA/mm,同時我們利用電容-電壓及脈衝電流-電壓量測方 法進行介面缺陷的分析,並比較二維電子氣通道和反轉層通道元件的差異。 **關鍵字:常關式、高電子遷移率電晶體、臨限電壓、介面缺陷、反轉層通道**

Abstract

In this thesis, we focus on the fabrication of normally-off AlGaN/GaN high electron mobility transistor (HEMT). First of all, we discuss the effect of fluoride-based plasma treatment and gate recess process on the shift of threshold voltages of the device. Then, the device is fabricated with the combination of fluoride-based plasma treatment and recess-gate structure. A thermal annealing process is used to repair the surface after dry etch. The device shows positively threshold voltage shift of 2 V.

To reduce the gate leakage current and ensure that the device can be biased at higher gate voltage, Al₂O₃ is used as gate dielectric and the gate current is decreased about four order of magnitudes. Interface trap emerges after ion bombardment, which reduces the gate-control-ability and makes threshold voltage shift toward negative seriously. In order to reduce interface traps, KOH diluent is used to passivate the surface and we focus on the fabrication of gate recess MOSHEMT.

To fabricate normally-off devices, AlGaN barrier is fully removed with very low etching rate that can precisely control the recess depth. Device with high performance shows threshold voltage of 1V and maximum drain current of 285 mA/mm. The C-V and pulse I-V measurement are used to analyze interface traps. And we compare the difference between two-dimensional electron gas (2DEG) channel devices and inversion channel devices.

Key words: Normally-off, HEMT, threshold voltages, interface traps, inversion channel

目錄

		目錄	
誌謝	••••••		I.
摘要	••••••		
Abst	act		IV
目錄	•••••		V
圖目	录		VIII
表目	永		XII
第1	〕 緒論		1
1.1	背景介紹		1
1.2	氮化鎵材料	特性介紹	3
1.3	研究動機與	論文概述	7
第2	亡 氮化鋁鎵/氮化	r錄高電子遷移率電晶體之製程開發與:	不同製程
	下之特性探討	封	12
2.1	光罩線寬與	結構設計	12
2.2	閘極堀入式	與氟離子處理之高電子遷移率電晶體製作	14
2	2.1 電晶體磊晶結	構與製程條件變化的介紹	14
2	2.2 電晶體製作流:	程	17
2	2.3 電晶體直流特·	性分析與討論	23
2.3	結合閘極掘	入製程與氟離子處理製作之高電子遷移率電	晶體29

	2.3.1	電晶體磊晶結構與製程條件變化的介紹.	
	2.3.2	電晶體製作流程	
	2.3.3	電晶體直流特性分析與討論	
第	3章	氮化鋁鎵/氮化鎵金氧半高電子遷移率	電晶體之製程開發與不
		同製程下之特性探討	43
3.1		結合閘極堀入製程與氟離子處理之金	氧半高電子遷移率電晶體製
		作	
	3.1.1	電晶體磊晶結構與製程條件變化的介紹	
	3.1.2	電晶體製作流程	
	3.1.3	電晶體直流特性分析與討論	
3.2		閘極掘入式金氧半高電子遷移率電晶	體製作與閘極區域溼蝕刻式
		表面修復	61
	3.2.1	電晶體製程條件變化與製作流程	61
	3.2.2	電晶體直流特性分析	
第	4 章	常關式反轉層通道閘極掘入式氮化銀	吕鎵/氮化 鎵金氧半高電
		子遷移率電晶體之製作與介面缺陷。	分析73
4.1		反轉層通道氮化鋁鎵/氮化鎵金氧半高	電子遷移率電晶體之製作73
	4.1.1	電晶體製程條件變化與製作流程	
	4.1.2	電晶體直流特性分析	

4.2		反轉層通道	氮化鋁鎵/氮化鎵	金氧半高電子主	遷移率電晶體	之介面缺
		陷分析				
	4.2.1	電晶體氧化鋁	/氦化鋁鎵介面缺陷	a捕捉/釋放電子	子造成之臨限	電壓偏移83
	4.2.2	利用變頻電容	-電壓量測與脈衝電	記流-電壓量測ス	方法分析介面	缺陷89
第	5章	結論與未來展	望	•••••	••••••	98
參:	考文鬳	夫	••••••	••••••••••	•••••	100

圖目錄

	圖目錄	
圖	1 2013 年到 2023 年氮化鎵功率元件市場產值分析[2]	000000
圖	2 氮化鎵與其他材料特性比較[6]5	1
圖	3 室溫下半導體的晶格常數與能隙圖[7]5	
圖	4 鎵原子面與氮原子面氮化鎵自發極化方向示意圖[8]	
圖	5 鎵原子面與氮原子面受到伸張與壓縮時壓電極化方向示意圖[9]6	
圖	.62011年到2014年間 IEDM 三五族半導體材料會議文章篇幅增長比較圖	
•••••	9	
圖	7 砷化鎵與氮化鎵為基礎材料之高電子遷移率電晶體異質結構差異圖9	
圖 :	.8 高電子遷移率電晶體使用閘極堀入製程示意圖	
圖	.9 高電子遷移率電晶體使用氟離子處理製程示意圖	
圖	10 高電子遷移率電晶體在閘極區域成長 P 型披覆層示意圖11	
圖	2.1 電晶體在光罩中之設計示意圖13	
圖	2.2 晶圓 sample 1 之磊晶結構圖16	
圖	1.3 元件製作流程與結構示意圖16	
圖	2.4 元件隔離製程示意圖20	
圖	.5 汲源極歐姆接觸金屬製程示意圖20	
圖	2.6 鈍化層沉積與閘極掘入及氟離子處理製程示意圖	
圖	2.7 汲源極金屬接觸洞製程示意圖21	
昌	2.8 閘極與場板金屬蒸鍍後元件完成示意圖22	
圖	.9 (a) Standard (b) F- treatment (c) Recessed (d) Recessed w/ recovery	
電	Ⅰ體之 ID-VDS 特性曲線圖25	
圖	2.10 (a) Standard (b) F ⁻ treatment (c) Recessed (d) Recessed w/ recovery	
電	」體之 ID - VGS 特性曲線圖26	
圖		

国 7 17 千 从 1~1~2
圖 2.12 九件 AI A3 电晶
圖 2.13 元件 A3 和 A4 電晶體之 Ip - VGs 特性曲線對數作圖
圖 2.14 晶圓 sample 2 之磊晶結構圖
圖 2.15 元件製作流程與結構示意圖
圖 2.16 元件隔離製程示意圖
圖 2.17 汲源極歐姆接觸金屬製程示意圖
圖 2.18 鈍化層沉積與閘極堀入及氟離子處理製程示意圖
圖 2.19 閘極與場板金屬蒸鍍後元件完成示意圖
圖 2.20 汲源極金屬接觸洞蝕刻
圖 2.21 (a) R0_F0 (b) R0_F150 (c) R15_F0 (d) R15_F15040
電晶體之 ID - VDS 特性曲線圖40
圖 2.22 電晶體之 I _D -V _{GS} 特性曲線圖 (a)線性作圖 (b)對數作圖40
圖 2.23 相同閘極偏壓下不同電晶體之 Ip - Vps 特性曲線圖
圖 2.24 元件 B1~B4 之導通電流與導通電阻對臨限電壓關係圖41
圖 2.25 電晶體在 1MHZ 頻率下量測之電容-電壓特性圖
圖 3.1 晶圓 sample 1 之磊晶結構圖45
圖 3.2 元件製作流程與結構示意圖46
圖 3.3 氮化矽鈍化層經 700℃ 熱退火後顯微鏡下拍攝圖
圖 3.4 元件製程簡化示意圖50
圖 3.5 電晶體 C1 和 C2 之 I _D -V _{DS} 特性曲線圖56
圖 3.6 電晶體之 ID-VGS特性曲線圖 (a)線性作圖 (b)對數作圖56
圖 3.7 (a) R15_F150_O10 (b) R15_F150_O20 電晶體之 I _D -V _{DS} 特性曲線圖57
圖 3.8 電晶體直流模型57
圖 3.9 萃取歐姆接觸電阻傳輸線模型設計示意圖57
圖 3.10 不同電晶體歐姆接觸電阻萃取

圖 3.11 (a) R15_F150_O10 (b) R15_F150_O20 電晶體之 ID-VGs 特性曲線圖58
圖 3.12 元件 Standard 與 R20_F150_O10 之 ID-VGs 特性曲線圖
圖 3.13 元件 C1~C4 在 1 MHz 頻率下量測之電容-電壓特性
圖 3.14 元件 Standard 與 R20_F150_O20 在 1MHz 下之電容-電壓磁滯曲線60
圖 3.15 元件製作流程與結構示意圖65
圖 3.16 元件製程簡化示意圖65
圖 3.17 (a) R0_O0 (b) R20_O10 (c) R0_O20_KOH (d) R30_O10 電晶體之 I _D - V _{DS} 特
性曲線圖69
圖 3.18 電晶體之 I _D -V _{GS} 特性曲線圖 (a)線性作圖 (b)對數作圖70
圖 3.19 I _D - V _{GS} 圖線性外插法萃取臨限電壓圖70
圖 3.20 元件 D1~D4 在 1 MHz 頻率下量測之電容-電壓特性
圖 3.21 元件 D1~D4 在 1MHz 頻率下量測之電容-電壓磁滯曲線72
圖 4.1 元件製作流程與結構示意圖
圖 4.2 閘極蝕刻測試片在 AFM 下之觀測圖77
圖 4.3 (a) R40_O0 (b) R45_O10 (c) R50_O10 電晶體之 I _D -V _{DS} 特性曲線圖80
圖 4.4 電晶體之 ID-VGS特性曲線圖 (a)線性作圖 (b)對數作圖
圖 4.5 元件 R45_010 在 TEM 下拍攝之剖面圖 (a)開極蝕刻邊緣 (b)開極蝕刻中
間82
圖 4.6 氧化層/氮化鋁鎵/氮化鎵結構在 (a)Vg=0V(b)Vg=+5V(c)Vg=-5V之
能带示意圖
圖 4.7 元件 R40_010 經過數次直流量測後之(a) Ip-VGs (b) Ip-Vps 特性曲線圖
圖 4.8 元件 (a) R40_010 (b) R45_010 (c) R50_010 經過不同時間 stress 後之臨
限電壓變化
圖 4.9 元件 stress 時間與臨限電壓之變化圖

圖 4.10 元件 (a) R40_O10 (b) R45_O10 (c) R50_O10 經過不同時間 recover 後之
臨限電壓變化
圖 4.11 元件 recover 時間與臨限電壓之變化圖
圖 4.12 文獻中模擬元件在不同數量的介面缺陷下之電容-電壓特性圖92
圖 4.13 元件在 1MHz 頻率下量測電容-電壓特性圖
圖 4.14 元件 (a) R40_O10(b) R45_O10(c) R50_O10 在不同頻率下量測之電容-
電壓特性圖
圖 4.15 元件 (a) R40_O10(b) R45_O10(c) R50_O10 直流和脈衝量測之 ID−VGs
特性圖94
圖 4.16 元件 (a) R40_O10(b) R45_O10(c) R50_O10 崩潰電壓量測圖96

表目錄

	表目錄	
表 2.1	Sample1 霍爾量測之材料特性	
表 2.2	元件 A1~A4 之製程變化與條件整理	
表 2.3	Sample 2 霍爾量測之材料特性	
表 2.4	元件 B1~B4 之製程變化與條件整理	
表 2.5	元件 B1~B4 數據整理表	
表 3.1	Sample 3 霍爾量測之材料特性	45
表 3.2	元件 C1 ~ C4 之製程變化與條件整理	45
表 3.3	元件 C1 ~ C4 數據整理表	55
表 3.4	元件 C1 ~ C4 利用傳輸線模型萃取出之相關數據	55
表 3.5	元件 D1~D4 之製程變化與條件整理	64
表 4.1	元件 E1~E3 之製程變化與條件整理	76
表 4.2	本篇實驗中之元件與其他團隊之元件特性比較表	

第1章 緒論



1.1 背景介紹

隨著全球高科技產業的日漸發展,能源的需求也逐漸提升,但地球蘊藏之石 化資源只會逐漸枯竭,同時不斷使用石化能源的情況下,所產生之溫室氣體和全 球氣候暖化早已成為事實,除此之外,人類生產的能源在輸送、利用的過程中, 各種轉換就會造成消耗。國際能源總署 (International Energy Agency,IEA) 預計 全球未來 20 年內的能源消耗量將增加 35% [1],而全球使用的能源大約有 1/3 是以電力的形式消耗,因此電力元件之高轉換效能是現今人類追求的目標。高功 率元件應用的範圍廣泛,如油電混合車(HEV/PHEV)、電動車(EV)、電源供應器 (Power supply)、馬達控制器(Motor controller)等領域。

在現今半導體產業中,矽材料靠著低成本及易於整合的特性,目前仍是眾多 企業關注的焦點,但隨著元件尺度的微縮,短通道效應將會嚴重地影響元件效能, 且為了製作小線寬元件,製程上的成本將大幅提升,如此已失去矽材料所具有低 成本的優勢。具有潛力取代矽材料延續摩爾定律(Moore's Law)的即為三五族材料, 在高頻傳輸部分,因其高電子遷移率及低雜訊的特性,適合應用於製作高頻元件; 在功率元件應用上,三五族材料具有耐高溫、高壓的特性,散熱特性也較矽材料 好,具有更佳的能量轉換效率。

在功率元件方面,氮化鎵受到眾多企業關注,因其具有寬能隙、高載子遷移 率、高崩潰電場等特性,圖1.1為近幾年氮化鎵功率元件產值分析[2],市場對於 氮化鎵高功率元件的需求將日益增加,相較於矽功率元件,氮化鎵功率元件具有 節能、高工作電壓、高工作溫度及高工作頻率等優勢,同時氮化鎵因其寬能隙的 特性,具有極佳的光電轉換效率,在光電元件應用上也極具優勢[3]。

為了節省成本,氮化鎵通常會磊晶在砂(Si)、碳化砂(SiC)或藍寶石(sapphire)

基板上,但由於材料的晶格不匹配(lattice mismatch)要成長大面積的氮化鎵基板 是極困難且高成本的,目前矽基氮化鎵(GaN-on-Si)磊晶技術成熟,已可磊晶出8 吋高品質的晶圓,目前工研院研究氮化鋁鎵/氮化鎵超晶格(Superlattice)低缺陷 密度緩衝層技術[4],未來發展具有極大的潛力。

氮化鎵等材料廣泛應用在製作可見光發光二極體[5],近年來,以氮化鋁鎵/ 氮化鎵(AlGaN/GaN)異質接面做成的高電子遷移率電晶體(High Electron Mobility Transistor)的發展已被高度關注,因其自發極化效應以及壓電效應產生的二維電 子氣(2DEG),不需要額外的參雜就可以達到達到很高的電子遷移率以及高電子 濃度,雖然相較於砷化鎵等等材料的極高電子遷移率在高速元件上的表現氮化鎵 還是略遜一籌,但其不低的電子遷移率以及高崩潰電壓在現今追求高頻、高壓和 高溫的操作下,可以發揮的更加全面。



圖 1.1 2013 年到 2023 年氮化鎵功率元件市場產值分析[2]

1.2 氮化鎵材料特性介绍

三五族半導體如氮化鎵(GaN)、氮化鋁(AIN)以及氮化銦(InN)等材料具有寬 能隙、高電子遷移率和高崩潰電場,相較於矽材料在電子材料的應用上更具有優 勢,圖 1.2 [6]為氮化鎵與其他材料比較整理圖表,氮化鎵具有比矽更高的電子遷 移率,適合用於高頻元件上,而高崩潰電場、寬能隙及耐高溫的特性使氮化鎵相 較其他三五族材料更適合應用於高功率元件上,目前氮化鎵材料發展受限於磊晶 品質,圖 1.3 [7]為氮化鎵與其他材料晶格常數與能隙之比較,氮化鎵與矽的晶格 常數差異甚大,造成磊晶上之困難,若能提升磊晶品質,氮化鎵材料將在未來半 導體產業中佔有一席之地。

氮化鎵材料在磊晶時主要結構為纖鋅礦結構(Wurtize),此種非對稱結構在磊 晶的垂直方向產生較大的極化效應,故以氮化鎵製成的電晶體除了有一般電晶體 在異質接面因不同材料能隙差異形成能帶位移形成二維電子氣的機制外,極化效 應也是其造成二維電子氣的重要因素之一。

在磊晶成長氮化鎵時,沿著不同方向成長的氮化鎵有著不同的的極化方向, 以終結面的不同可分為鎵原子面(Ga-face)與氮原子面(N-face),如圖 1.4 所表示 [8],利用 MOCVD 生長出來的大多為鎵原子面的氮化鎵,不同原子間的原子鍵 結長度與自發極化效應有著很大的關係, ao 與 co 為兩原子鍵結長度,當 c/a 偏 離理想值 1.633 時,氦原子與鎵原子質心位置不重和在一點上,而形成電偶極 造成自發性極化,鎵原子面的氮化鎵形成向下的自發極化方向,氦原子則為相反 方向。故延伸於氮化鋁鎵也是一樣的情形,極化方向與氮化鎵生長方向同極化方 向也同,自發極化正比於自發極化係數,自發極化公式 1.1 如下。

$$\mathbf{P_{sp}} = \mathbf{P_{sp}} \cdot \mathbf{z} \tag{1.1}$$

其中 z= [0001]。

壓電極化效應與自發極化效應有所不同,自發極化是由本身的原子組成結構

所導致,壓電極化效應是由兩種不同材料組成異質結構時因為不同的晶格常數, 在接面處產生壓縮或伸張的應力而產生[9],以傳統磊晶的氮化鋁鎵/氮化鎵結構 為例,在生長完一層很厚的的氮化鎵上再成長氮化鋁鎵,氮化鋁鎵是氮化鋁與氮 化鎵以氮化鋁 25% 組成,由於氮化鋁晶格常數小於氮化鎵,故晶格常數較小的 氮化鋁鎵磊在晶格常數較大的氮化鎵上會產生一個伸張的應力在氮化鋁鎵層上, 氮化鎵會受到壓縮應力,但氮化鎵很厚,壓縮應力小於本身應力,可忽略,由公 式 1.2 可判斷極化方向。

 $P_{PE} = 2 \frac{a - a_0}{a_0} \left(e_{31} - e_{33} \frac{C_{13}}{C_{33}} \right)$

(1.2)

氮化鋁鎵材料之係數 $(e_{31} - e_{33} \frac{C}{C_{33}})$ 為負值, $2 \frac{a-a_0}{a_0}$ 為正值,故壓電極化總體 為負值,方向為與磊晶方向相反由表面指向基板方向,如圖 1.5 所示,顯示了 鎵原子面與氮原子面的自發極化方向與晶格受到伸張與壓縮時的極化方向,鎵原 子面的氮化鋁鎵受到晶格影響而被伸張,產生的壓電及化方向與自身的自發極化 方向相同,皆是由表面指向基板;氦原子面則與鎵原子面的極化方向相反。

 Where Gallium Nitride Outstrips Other Semiconductor Materials 						
Semiconductor (commonly used compounds)			Gallium arsenide (AlGaAs/	Indium phosphide (InAIAs/	Silicon	Gallium nitride (AlGaN/
Characteristic	Unit	Silicon	InGaAs)	InGaAs) ^a	carbide	GaN)
Bandgap	eV	u	1.42	1.35	3.26	3.49
Electron mobility at 300 K	cm2/Vs	1500	8500	5400	700	1000- 2000
Saturated (peak) electron velocity	X10 ⁷ cm/s	1.0 (1.0)	1.3 (2.1)	1.0 (2.3)	2.0 (2.0)	1.3 (2.1)
Critical breakdown field	MV/cm	0.3	0.4	0.5	3.0	3.0
Thermal conductivity	W/cm•K	1.5	0.5	0.7	4.5	>1.5
Relative dielectric constant	ε,	11.8	12.8	12.5	10.0	9.0

The compounds are loosely known as indium-based.

圖 1.2 氮化鎵與其他材料特性比較[6]



圖 1.3 室溫下半導體的晶格常數與能隙圖[7]



圖 1.4 鎵原子面與氮原子面氮化鎵自發極化方向示意圖[8]



圖 1.5 鎵原子面與氮原子面受到伸張與壓縮時壓電極化方向示意圖[9]

1.3 研究動機與論文概述

氮化鎵作為材料的發展潛力與研究在近幾年來受到大家的重視,無論是在高 頻元件、功率元件或是發光元件等方面都有許多的發表,無論是業界或是學界都 投入許多的資金於相關研究上,就連原本以矽半導體起家的台灣積體電路公司都 開設相關部門進行研究各式的電子元件,功率元件的發展在上述小節中之圖 1.1 可以觀察到在近幾年與未來幾年發展有著巨大的市值增加,氮化鎵作為功率元件 的獨特材料特性與物理性質也吸引大量研究人員的投入,圖 1.6 為 2011 年至 2014 年間 IEDM 中三五半導體材料中各式元件佔據的篇幅,可以發現功率元件 在研究的篇幅上在 2014 年的 IEDM 中大幅上升。

以氮化鎵為材料的高電子遷移率電晶體是由氮化鎵和其他材料,如:氮化鋁 鎵(AlGaN)、氮化銦鎵(InGaN)、氮化銦鋁(InAlN)形成異質接面,由於氮化鎵材 料本身的極化效應與材料的壓電效應,在接面處會形成量子井的結構,此量子井 會聚集電子,形成二維電子氣,與以砷化鎵為基礎的異質結構不同的地方是,以 砷化鎵為基礎的異質結構需進行額外的參雜才可使能帶彎曲形成量子井的結構, 圖 1.7 為兩種結構的差異。

由於氮化鎵材料本身的極化效應,導致氮化鋁鎵/氮化鎵異質接面的結構在 閘極不施加閘極偏壓的情況下通道即存在電子屬於常開式(Normally-on)元件,此 種元件在未施加閘極偏壓時即為導通狀態,會造成額外的能量損失,若要使其具 有開關特性則需外接一常關式(Normally-off)元件,如此會造成更多的功耗,為了 減少能量的消耗,我們需要製作常關型元件,也稱作增強型(Enhancement mode) 元件,製作增強型的電晶體有著各種製程方法,有使用閘極掘入蝕刻法[10-11], 示意圖如圖 1.8,蝕刻閘極區域的障壁層使閘極更靠近通道,如此閘極將更容易 空乏通道中的電子,達到常關型操作;在閘極使用氟離子處理法[12-15],示意圖 如圖 1.9 所表示,在閘極區域使用氟離子處理,使氟離子累積在障壁層空乏電

晶體通道內的二維電子氣,達到增強型元件操作;在閘極區域成長 P 型披覆層 [16-18],如圖 1.10 所示,P 型披覆層與電晶體通道中的二維電子氣可視為 N 型, 在 PN 接面間會產生空乏區,空乏二維電子氣,在不施加偏壓的情況達成增強 型元件操作,但由於需多成長一層P形材料,磊晶的品質將嚴重地影響元件特性, 因此在本次實驗中我們選用了閘極掘入蝕刻法與氟離子處理法進行實驗。

閘極掘入蝕刻法與氟離子處理法為一般常見製作常關型元件的方法,使用閘 極掘入蝕刻法易造成閘極區域的損傷,使通道電阻上升,因此閘極掘入深度不宜 太深,但為了獲得更大的臨限電壓,我們嘗試結合兩種製程方法製作出常關型元 件。

第2章的實驗中,我們先分別探討閘極掘入製程與氟離子處理方法對元件特性的影響,同時利用熱處理修復法修復因閘極區域離子轟擊而形成的損傷,之後 再將兩種製程結合,以獲得更大的臨限電壓;第3章則延續第2章的製程並增 加氧化層的結構用以抑制閘極漏電流,但實驗結果中發現,開極區域會因兩次的 離子轟擊而嚴重損傷,因此最後改用閘極掘入製程並利用溶液修復的方式試圖降 低閘極區域的缺陷;第4章延續第3章閘極掘入的製程,並增加閘極掘入深度製 作出常關型元件,同時探討長時間的離子轟擊對元件介面的影響;第5章則做 整篇論文的總結。

doi:10.6342/NTU201602995



圖 1.6 2011 年到 2014 年間 IEDM 三五族半導體材料會議文章篇幅增長比較圖



AlGaAs/GaAs HEMT

AlGaN/GaN HEMT

圖 1.7 砷化鎵與氮化鎵為基礎材料之高電子遷移率電晶體異質結構差異圖



圖 1.8 高電子遷移率電晶體使用閘極堀入製程示意圖



圖 1.9 高電子遷移率電晶體使用氟離子處理製程示意圖



圖 1.10 高電子遷移率電晶體在閘極區域成長 P 型披覆層示意圖

第2章 氮化鋁鎵/氮化鎵高電子遷移率電晶體之製程 開發與不同製程下之特性探討

2.1 光罩線寬與結構設計

圖 2.1 為電晶體光罩設計的示意圖,藍色區域為單顆元件定義出的區域,黃 色區域是汲極(Drain)與源極(Source)的歐姆電極,紫色區域為閘極金屬。

電晶體線寬設計上有 2、5、10、20 微米不同的閘極長度,閘極寬度有 60、80 微米兩種,閘極至源極距離為 3、5 微米,而為了探討閘極至汲極距離 對崩潰電壓的影響,設計了 3、5、8、12、16 微米五種不同的距離,在此 光罩上同時有1、1.5、2、3、4、6 微米六種長度的場版(Field plate)設計, 場板可以有效分散閘極邊緣的電場堆積現象,增進崩潰電壓[19]。

傳輸線模型(Transmission line model, TLM)四點探針量測的圖形也包含在此 光罩設計中,用以量測電晶體的接觸電阻並判斷製程的穩定性,而每道製程都有 蝕刻和金屬高度的量測圖形,可監控每道製程的結果。



圖 2.11 電晶體在光罩中之設計示意圖

2.2 閘極堀入式與氟離子處理之高電子遷移率電晶體製作

2.2.1 電晶體磊晶結構與製程條件變化的介紹

本次實驗採用的是使用 MOCVD 在六吋矽基板(Silicon substrate)上進行磊晶 的結構,我們將此晶圓命名為 sample 1,由下而上的結構為矽基板,之後生長以 氮化鎵為主的緩衝層與通道層,接著成長 20 奈米厚的氮化鋁鎵作為障壁層,最 後再生長 1 奈米厚的氮化鎵披覆層,磊晶結構示意圖如圖 2.2 所示。為了減少 電晶體通道材料氮化鎵與矽基板材料間晶格不匹配,在磊晶時會成長一層厚度為 數個微米等級的緩衝層,可以減少並有效抑制晶格不匹配時造成的錯位 (Dislocation)情形而產生的缺陷(Defect),而障壁層與通道層之間因其異質接面產 生的極化效應會產生一層約為數個奈米的二維電子氣(2DEG)通道,障壁層的厚 度會影響通道電子濃度與臨限電壓,障壁層上成長了一層很薄的氮化鎵披覆層是 防止原本在表面的氮化鋁鎵中的鋁接觸空氣產生自生氧化層。表 2.1 為 sample 1 霍爾量測(Hall measurement)得出的材料特性。

本次實驗主要有四種不同製程條件的電晶體元件,製作出來的元件分別稱為 A1、 A2、 A3和 A4,四種元件的製作流程及元件完成示意圖如圖 2.3,四者都 利用氮化矽(SiNx)當做表面鈍化層(Passivation layer),元件 A1 的開極區域利用二 氧化矽蝕刻液(BOE)移除,避免因乾蝕刻時的離子轟擊對元件電性造成影響,此 元件未進行任何處理,是作為標準片,用以與其他兩種結構的元件做比較;元件 A2 的開極區域利用反應式離子蝕刻機台(RIE)的離子轟擊移除,接著在同樣腔體 內利用四氟化碳(CF4)氣體進行氟離子的施打;元件 A3 利用離子轟擊將開極區 域移除後,再利用耦合式電漿離子蝕刻機台(ICP-RIE)進行開極掘入的製程;元 件 A4 的結構與 A3 相同,差別在於進行完開極掘入的製程後,進行了開極掘入 區域的修復動作,四種元件製程變化的相關條件整理如表 2.2 所示。此次實驗

在於探討閘極掘入與氟離子處理對於電晶體的飽和電流以及臨限電壓之影響,詳 細的製程步驟將在下一小節說明。



	Sample 1	
片 電阻(Ω/sq)	443	
電子遷移率(cm²/V-s)	634	
載子濃度(1/cm ²)	2.2×10^{13}	

表 2.1 Sample 1 霍爾量測之材料特性

元件編號	閘極掘入蝕刻深度	氟離子施打時間	閘極掘入區域修復	
	(奈米)	(秒)		
A1	0	0	無	
A2	0	90	無	
A3	15	0	無	
A4	15	0	熱退火修復	

表 2.2 元件 A1~A4 之製程變化與條件整理

GaN Cap layer 1 nm

AlGaN barrier layer 20 nm

GaN buffer layer

Si substrate

圖 2.2 晶圓 sample 1 之磊晶結構圖



圖 2.3 元件製作流程與結構示意圖

2.2.2 電晶體製作流程



1. 試片表面清洗

在進行每一道製程之前都會進行表面清洗的動作,將試片置於裝有丙酮 (ACE)的燒杯中,接著將燒杯放置於超音波震洗機中震洗五分鐘,其目的是除去 表面上的有機物以及油脂,將試片從丙酮燒杯中取出以異丙醇(IPA)將試片表面 脫水乾燥,以氮氣將試片吹乾,再置於攝氏110°C的熱平台(hot plate)上烤三分鐘, 以去除水分。

2. 電晶體隔離的製作

為了避免各元件之間相互的影響,須進行電晶體隔離,這裡使用的是乾蝕刻 隔離法,利用黃光微影定義出高台(Mesa)區域後,在放入感應耦合式電漿離子蝕 刻機蝕刻出高台,本次蝕刻用的氣體為 Cl₂/BCl₃,蝕刻高度要完全將不同電晶 體間的二維電子氣通道蝕刻完全分離,蝕刻的深度約為 250 奈米,蝕刻深度不能 太深,否則將金屬鍍在高台上時金屬會有斷裂的可能性。電晶體隔離如圖 2.4 所 示。

3. 汲源極歐姆金屬製作

歐姆金屬製作是很重要的一環,較低的歐姆接觸可以有效的降低導通電阻, 降低能量的損耗,本次實驗選用的歐姆接觸金屬為鈦/鋁/鎳/金(Ti/Al/Ni/Au),厚 度為 250/1250/400/1500Å,在蒸鍍金屬前,會將試片放置在二氧化矽蝕刻液 (Buffer oxide etcher)中去除原生氧化層,接著塗佈兩層不同光阻材料 PMGI 與 S1813,在經過黃光微影後形成底層光阻內凹的樣式,使蒸鍍完金屬後掀離更加 順利;接著再浸泡二氧化矽蝕刻液再次去除原生氧化層,最後使用電子束蒸鍍歐 姆接觸金屬,再進行掀離(lift-off)步驟。 掀離完金屬後除去剩餘的光阻,置入快速熱退火機台進行退火動作,使金屬 與半導體形成合金,降低金屬接觸的阻值,快速熱退火的溫度為在氦氣環境下 850°C 退火 30 秒。製程示意圖如圖 2.5 所示。

4. 鈍化層沉積與定義閘極區域

在製程過程中,元件可能因在高溫環境下,或因電漿處理而在表面形成缺陷, 此缺陷會造成電流崩陷(current collapse)的現象[20],影響元件的效能,因此需生 長一層鈍化層做為保護層,本實驗使用氮化矽做為鈍化層,進行完表面清理後, 送進電漿輔助式化學氣相沉積儀器的腔體中,生長 100 奈米厚的氮化矽,此鈍 化層同時可以做為場板的墊高平台。

生長完鈍化層後,以黃光微影定義開極區域,再進行開極區域氮化矽的去除, 為了避免離子轟擊對元件的影響,元件 A1 利用二氧化矽蝕刻液濕蝕刻去除氮化 矽;元件 A2、 A3 和 A4 則使用反應式離子蝕刻機台去除氮化矽,通入四氟化 碳(CF4)氣體蝕刻氮化矽,氣體流量為 20 sccm, RF 功率為 150 W,環境壓力為 2 Pa, 蝕刻率約為每秒 15~20 Å;元件 A3 和 A4 去除 100 奈米厚的氮化矽用超 出速率計算 20%的時間蝕刻,時間約為 80 秒,而因四氟化碳氣體可解離出氟離 子,可利用此氣體進行元件 A2 的氟離子處理,利用蝕刻氮化矽超出速率計算 100% 的蝕刻時間,時間約為 130 秒,比元件 A3 和 A4 多出 50 秒的時間當作氟 離子的處理時間,將元件的開極區域之氮化矽移除之後,再將元件 A3 與 A4 放 入感應耦合式電漿離子蝕刻機進行開極堀入的製程,利用與元件隔離蝕刻時不同 濃度的 Cl₂/BCl₃ 蝕刻障壁層,使用低速率參數進行的轟擊,以方便控制深度, 開極堀入深度約為 15 奈米,元件 A4 在進行完開極掘入後,利用熱退火進行開 極區域修復的動作,此次熱退火是使用快速升溫熱退火機台在氮氣環境下 700°C 退火1分鐘,目的是修復開極區域因離子轟擊造成的損傷。製程示意圖如圖 2.6 所示。

5. 汲源極金屬接觸洞(Via hole)蝕刻

間極掘入製程完成後,以黃光微影定義汲源極金屬的接觸洞,面積略比原本 金屬小,做為汲源極下針的區域,之後放入反應式離子蝕刻機台利用四氟化碳氣 體蝕刻汲源極上的氮化矽,四顆元件的蝕刻時間皆為80秒,為超出速率計算20% 的蝕刻時間。製程示意圖如圖 2.7 所示。

6. 閘極與場板金屬蒸鍍

將汲源極區域的氮化矽移除後,利用黃光微定義出閘極及汲源極金屬蒸鍍的 區域,由於定義出的區域會較氮化矽移除的區域為寬,金屬蒸鍍後的形狀會呈現 T字型,開極金屬選用的是高功函數的鎳,用以獲得較高的蕭特基能障(schottky barrier height),使閘極能有更好的整流特性,蒸鍍完鎳後再蒸鍍一層金做為電極, 蒸鍍後超出氮化矽移除區域部分的金屬做為場板的長度,汲源極部分蒸鍍的金屬 可增加量測探針與汲源極的接觸,蒸鍍完成後進行掀離的動作,去除殘餘光阻, 完成所有製程,元件亦即完成。完成圖如圖 2.8 所示。



圖 2.4 元件隔離製程示意圖



圖 2.5 汲源極歐姆接觸金屬製程示意圖



圖 2.6 鈍化層沉積與閘極掘入及氟離子處理製程示意圖



圖 2.7 汲源極金屬接觸洞製程示意圖



圖 2.8 閘極與場板金屬蒸鍍後元件完成示意圖

此次實驗討論氟離子處理以及開極堀入製程對電性的影響,同時比較元件經 過熱處理修復動作前後特性的改變,元件 A1 未進行任何處理,作為磊晶品質測 試的標準片,命名為 Standard HEMT;元件 A2 為進行氟離子處理的元件,氟離 子施打的時間為 50 秒,命名為 F⁻ treatment HEMT;元件 A3 為進行開極掘入製 程的元件,開極掘入深度約為 15 奈米,命名為 Recessed HEMT;元件 A4 為進 行 15 奈米閘極掘入的元件,並加入熱處理修復的動作,命名為 Recessed w/ recovery HEMT,此小節討論的電晶體閘極長度為 2 微米,閘極寬度為 80 微米, 閘極至源極為 5 微米,開極至汲極為 8 微米,有著 2 微米的場板長度。

圖 2.9 為四顆元件之 ID-VDS 特性曲線圖,量測條件為源極接地為 0 V,開極 偏壓由 -2 V 量測至 2 V,開極偏壓施加超過 2 V 則會產生開極區域蕭基接面 順向導通,使電晶體在關閉狀態時有漏電流產生,汲極偏壓由 0 V 掃至 8 V, 比較元件 Standard HEMT、 F⁻treatment HEMT 和 Recessed HEMT 之 ID-VDS 特 性曲線圖,未進行任何理處的元件 Standard 在開極偏壓為 2 V 時,電晶體飽和電 流密度約為 220 mA/mm;進行氟離子處理的元件 F⁻treatment 在相同量測條件下 飽和電流密度約為 150 mA/mm;進行開極掘入蝕刻的元件 Recessed 之飽和電流 密度約為 123 mA/mm,與元件 Standard 做比較,元件 F⁻treatment 飽和電流密度 下降約 32%,元件 Recessed 飽和電流密度下降約 44%,由此可知,氟離子與開 極蝕刻的製程確實可以空乏電子,造成電流的下降,而元件 Recessed w/ recovery 在開極偏壓為 2 V 時,電晶體飽和電流密度約為 201 mA/mm,經過開極區域熱 退火修復的元件之飽和電流密度相較未進行修復的元件提升約 63%,說明此表 面修復製程確實可提升元件特性。

圖 2.10 為四顆元件之 ID - VGs 特性曲線圖,元件 Standard HEMT、 F⁻ treatment HEMT、Recessed HEMT 和 Recessed w/ recovery HEMT 之轉移電導分
別為 82 mS/mm、99 mS/mm、98 mS/mm 和 120 mS/mm,元件 Standard 之轉移電 導較 F treatment 和 Recessed 為低,原因是元件 Standard 的間極區域氮化矽是利 用 BOE 進行移除,此濕蝕刻同時也會造成側向的時刻,造成間極定義出的線寬 變大,電流也因此下降,可由圖 2.11 顯微鏡下拍攝之元件圖觀察到此現象,而 經過閘極掘入製程的元件 Recessed 之間極與 2DEG 通道有著更短的距離,有更 好的通道控制能力,轉移電導理論上要比未經閘極掘入的元件 F treatment 為大, 此現象可由元件 Recessed 和 Recessed w/ recovery 的結果解釋,經過閘極區域熱 處理修復的元件 Recessed 和 Recessed w/ recovery 的結果解釋,經過閘極區域熱 處理修復的元件 Recessed w/ recovery 之轉移電導與元件 Recessed 比較有明顯的 提升,推測是元件 Recessed 在進行閘極掘入製程時,由於耦合式電漿離子蝕刻 機台之離子轟擊造成閘極區域表面損傷,影響元件特性。

圖 2.12 為四顆元件之 ID-VGs 特性曲線之對數作圖,由此對數圖可看出元件 的開關特性及臨限電壓,這邊對臨限電壓的定義為汲極電流密度在1mA/mm 時 的閘極電壓值,為大多文獻所採用的定義,元件Standard的臨限電壓約為 -1.4V; 元件 F treatment 為 -0.05 V;元件 Recessed 為 0.35 V,經過氟離子處理以及閘 極掘入蝕刻的元件皆可使臨限電壓有正向的偏移,在電晶體開關特性的部分,元 件 Standard 的次臨限斜率(Subthreshold Slope)約為 144 mV/dec, 開闢比約為 107; 元件 F⁻ treatment 的次臨限斜率約為 167 mV/dec,開關比約為 10⁵;元件 Recessed 的次臨限斜率約為 213 mV/dec,開闢比約為 10⁴,經由氟離子處理的元件 Ftreatment 有著比元件 Standard 大的次臨限斜率,開關比也小了2個數量級,推測 是進行開極區域氮化矽移除以及氟離子處理時的離子轟擊造成元件特性衰退,而 元件 Recessed 有著比元件 F treatment 更大的次臨限斜率,開關比也比元件 Standard 小了3個數量級,推測是因進行完閘極區域氮化矽移除後又進行了閘極 掘入製程,閘極區域承受了兩次的離子轟擊,造成元件有更大的損傷;圖 2.13 為元件 Recessed 和 Recessed w/ recovery 之 ID-VGs 特性曲線之對數作圖,經過閘 極區域修復的元件 Recessed w/ recovery 之次臨限斜率約為 130 mV/dec,相較未 進行修復的 Recessed 下降了約 39 %, 開闢比也從 10⁴ 提升到 10⁶, 而元件 Recessed w/ recovery 之臨限電壓為 0.02 V,相較元件 Recessed 稍微往負向偏移,推測是 在進行閘極區域氮化矽移除時有受到氟離子的影響,而氟離子因高溫而散逸造成 臨限電壓的負向偏移。

此次實驗採用了氟離子處理、閘極掘入及熱退火表面修復的製程,三種製程 的結果都與理論及大部分文獻的結果符合,下一小節將會結合這三種製程,並進 行更詳細的元件分析。



圖 2.9 (a) Standard (b) F- treatment (c) Recessed (d) Recessed w/ recovery

電晶體之 ID-VDS 特性曲線圖



圖 2.10 (a) Standard (b) F⁻treatment (c) Recessed (d) Recessed w/ recovery

電晶體之 ID - VGS 特性曲線圖



圖 2.11 利用 BOE 與 RIE 進行閘極區域氮化矽移除之元件顯微鏡下觀測圖



圖 2.12 元件 A1~A3 電晶體之 ID-VGS 特性曲線對數作圖



圖 2.13 元件 A3 和 A4 電晶體之 ID - VGs 特性曲線對數作圖

2.3 結合閘極掘入製程與氟離子處理製作之高電子遷移率 電晶體

2.3.1 電晶體磊晶結構與製程條件變化的介紹

前一小節實驗使用的 sample 1 晶圓,由霍爾量測到的電子遷移率為 634 cm²/V-s,較大多文獻上看到的磊晶結果(電子遷移率> 1000 cm²/V-s)小了很多,且 由元件 A4 的結果可知,即使元件經過熱退火修復,飽和電流密度也只有 201 mA/mm,不利於達到高臨限電壓及高飽和電流密度的目標,因此這一小節的實 驗將採用新的磊晶結構做元件。

本次實驗採用的是使用 MOCVD 在六吋矽基板上進行磊晶的結構,我們將 此晶圓命名為 sample 2,由下而上的結構為矽基板,之後生長一層 300 奈米的氮 化鋁,接著生長約 2 微米的氮化鋁鎵,此氮化鋁/氮化鋁鎵的結構是做為氮化鎵 與矽基板之間的緩衝層,之後再生長 2 微米的氮化鎵通道層,接著成長 37 奈米 厚的氮化鋁鎵作為障壁層,最後再生長 1 奈米厚的氮化鎵披覆層,磊晶結構示 意圖如圖 2.14 所示。表 2.3 為 sample 2 霍爾量測結果,此片晶圓的電子遷移率 為 1323 cm²/V-s,是 sample 1 的兩倍,預期可獲得更大的飽和電流密度。

本次實驗分為四種不同製程條件的電晶體元件,製作出來的元件分別稱為 B1、 B2、 B3 和 B4,四種元件的製作流程及元件完成示意圖如圖 2.15,B1 為 未進行任何處理的元件,B2 為進行氟離子處理的元件,B3 為進行開極掘入的元 件,B4 結合了氟離子處理及開極掘入蝕刻製程,此次的製程步驟大致上與上一 小節的實驗相同,差別在於將汲源極金屬接觸洞的製程移至蒸鍍開極金屬之後, 避免在蒸鍍開極金屬之前多一道黃光製程,造成開極區域額外的損傷,元件 B2 和 B3 的製程步驟與上個實驗的 A2 和 A3 相同,但元件 B1 與 A1 的結構有些許 差異,為了避免在進行開極區域氮化矽移除製程時所承受的離子轟擊,或是利用 BOE 進行氮化矽移除時的側向蝕刻導致閘極線寬變大,元件 B1 未覆蓋任何的鈍 化層,由此結構可看出晶圓最原始的電特性,元件 B4 結合了氟離子處理及閘極 掘入蝕刻製程,預期可得到更大的臨限電壓,四種元件製程變化的相關條件整理 如表 2.2。此次實驗結合上一小節氟離子與閘極掘入的製程,但為了避免高溫對 氟離子的影響,在進行完閘極掘入製程後未進行熱處理修復的動作,詳細的製程 步驟將在下一小節說明。

	Sample 2	
片電阻(Ω/sq)	632	
電子遷移率(cm²/V-s)	1323	
載子濃度(1/cm ²)	8.5×10 ¹²	

表 2.3 Sample 2 霍爾量測之材料特性

元件编號	氮化矽鈍化層厚度	閘極掘入蝕刻深度	氟離子施打時間
	(奈米)	(奈米)	(秒)
B1	0	0	0
B2	250	0	150
B3	250	15	0
B4	250	15	150

表 2.4 元件 B1~B4 之製程變化與條件整理

	TOTO
GaN Cap layer 1 nm	*
AlGaN barrier layer 37 nm	atre a
GaN 2 um	
AlGaN 2 um	
AIN 300 nm	
Si substrate	

圖 2.14 晶圓 sample 2 之磊晶結構圖



圖 2.15 元件製作流程與結構示意圖

2.3.2 電晶體製作流程



1. 試片表面清洗

將試片置於裝有丙酮(ACE)的燒杯中,接著將燒杯放置於超音波震洗機中震洗五 分鐘,其目的是除去表面上的有機物以及油脂,將試片從丙酮燒杯中取出以異丙 醇(IPA)將試片表面脫水乾燥,以氮氣將試片吹乾,再置於攝氏 110℃的熱平台(hot plate)上烤三分鐘,以去除水分。

2. 電晶體隔離的製作

本次實驗仍利用感應耦合式電漿離子蝕刻機蝕刻出高台,使用的氣體為 Cl₂/BCl₃,蝕刻的深度約為250奈米,與第一小節實驗相同。電晶體隔離如圖2.16 所示。

3. 汲源極歐姆金屬製作

本次實驗選用的歐姆接觸金屬仍為鈦/鋁/鎳/金(Ti/Al/Ni/Au),利用電子束蒸 鍍歐姆接觸金屬,掀離完金屬後除去剩餘的光阻,置入快速熱退火機台進行退火 動作,使金屬與半導體形成合金,由於此次採用的晶圓 sample 2 其氮化鋁鎵的厚 度較 sample 1 為厚,須使用較高的熱退火溫度才可使歐姆接觸金屬下滲至通道層, 形成良好的歐姆接觸,因此這次熱退火的溫度選用 900°C,在氦氣環境下退火 30 秒。製程示意圖如圖 2.17 所示。

4. 鈍化層沉積與定義閘極區域

進行完快速熱退火後,元件 B2、B3 和 B4 送進電漿輔助式化學氣相沉積儀器的腔體中,生長 250 奈米厚的氮化矽,用以保護元件避免後續的製程對表面造成損傷,同時可以做為場板的墊高平台,元件 B1 則無此鈍化層。

生長完鈍化層後,以黃光微影定義開極區域,再進行開極區域氮化矽的去除, 元件 B2、B3 和 B4 皆利用反應式離子蝕刻機台去除氮化矽,使用的氣體與流量 皆與上一小節實驗相同,蝕刻率約為 15~20 Å/s,要完全去除 250 奈米厚的氮化 矽約需 150 秒,元件 B2 用超出速率計算 100% 的時間蝕刻,時間為 300 秒,多 出來的 150 秒則當做氟離子的處理時間,元件 B3 和 B4 則用超出速率計算 50% 的 時間蝕刻,時間為 225 秒,降低蝕刻時間避免氟離子對元件 B2 和 B3 的影響。 製程示意圖如圖 2.18 所示。

5. 閘極掘入蝕刻

將元件 B3 和 B4 的閘極區域之氮化矽移除之後,接著用感應耦合式電漿離 子蝕刻機進行閘極堀入的製程,此次實驗仍使用 Cl2/BCl3 氣體蝕刻障壁層,蝕刻 率約為 3 Å/s,元件 B3 和 B4 的蝕刻時間皆為 50 秒,蝕刻深度約為 15 奈米,為 了避免高溫對氟離子的影響,此次實驗未進行熱退火表面修復的動作。製程示意 圖如圖 2.18 所示。

6. 氟離子電漿處理

元件 B2 在進行閘極區域氮化矽移除製程時,已直接在反應式離子蝕刻機台內進 行氟離子電漿處理,而元件 B4 在進行完閘極掘入製程後,再放入反應式離子蝕 刻機台內進行氟離子電漿處理,施打的氣體與條件皆與進行氮化矽移除時相同, 元件 B4 進行氟離子處理的時間為 150 秒,與元件 B2 移除氮化矽後超出的時間 相同。製程示意圖如圖 2.18 所示。

7. 閘極與場板金屬蒸鍍

進行完上述製程後,利用黃光微定義出閘極金屬蒸鍍的區域,在利用電子束

蒸鍍閘極金屬,此次選用的金屬仍為鎳/金,蒸鍍完成後進行掀離的動作,去除殘餘光阻。製程示意圖如圖 2.19 所示。

8. 汲源極金屬接觸洞蝕刻

元件 B2、B3 和 B4 進行完以上製程後,須進行汲源極金屬區域氮化矽的移除,以黃光微影定義汲源極金屬的接觸洞,之後放入反應式離子蝕刻機台利用四氟化碳氣體蝕刻,三顆元件的蝕刻時間皆為 225 秒,為超出速率計算 50% 的蝕刻時間,至此,完成元件所有製程。製程示意圖如圖 2.20 所示。



圖 2.16 元件隔離製程示意圖





圖 2.17 汲源極歐姆接觸金屬製程示意圖



圖 2.18 鈍化層沉積與閘極堀入及氟離子處理製程示意圖



圖 2.19 閘極與場板金屬蒸鍍後元件完成示意圖



圖 2.20 汲源極金屬接觸洞蝕刻

2.3.3 電晶體直流特性分析與討論

為了獲得更大的臨限電壓偏移,此次實驗結合氟離子電漿處理以及閘極堀入 的製程,元件 B1 未進行任何處理,做為磊晶品質測試的標準片;元件 B2 和 B3 分別為經過氟離子處理及閘極掘入製程的元件,做為與元件 B4 比較的對照片; B4 為結合氟離子與閘極掘入製程的元件。這小節討論的電晶體閘極長度為 2 微 米,閘極寬度為 60 微米,為了獲得更大的飽和電流密度,閘極至源極距離由上 一小節的 5 微米縮小至 3 微米,閘極至汲極為 3 微米。

圖 2.21 為元件 B1 ~ B4 之 ID - VDS 特性曲線圖,量測條件為源極接地 0 V, 開極偏壓由 -4 V 量測至 1 V, 汲極偏壓由 0 V 掃至 8 V,為了能更清楚分辨 各元件的結構,我們將元件 B1 命名為 R0_F0 (亦即開極攝入深度為 0 奈米,氣 離子處理時間為 0 秒,以此類推);元件 B2 命名為 R0_F150;元件 B3 命名為 R15_F0;元件 B4 命名為 R15_F150,元件 R0_F0 在開極偏壓為 1 V 時的 Idss (最 大飽和電流密度)約為 452 mA/mm,相較於由晶圓 sample 1 製作出的元件 A1(standard),在相同開極偏壓下的 Idss 約只有 150 mA/mm,由此結果可知,晶 圓 sample 2 可獲得較大的電流,更適合用來進行常關式元件的製作,元件 R0_F150、R15_F0和 R15_F150 在開極偏壓為 1 V 時的 Idss 分別為 338 mA/mm、 354 mA/mm和 156 mA/mm,與元件 R0_F0 比較,經過氟離子處理的元件 R0_F150 電流下降約 25 %;經過開極掘入製程的元件 R15_F0 電流下降約 21 %;結合氟 離子處理與開極掘入製程的元件 R15_F150 電流下降約 65 %,此電流下降的比例 遠大於元件 R0_F150和 R15_F0 總電流下降的比例(~46 %)為大,之後的分析將 針對此點做討論。

圖 2.22 為元件 B1~B4之 I_D-V_{GS}特性曲線圖,由圖 2.22(a),元件 R0_F0、 R0_F150、R15_F0和 R15_F150之Gm(轉移電導)分別為111 mS/mm、117 mS/mm、 120 mS/mm 和 89 mS/mm,元件 R15 F0之 Gm 較 R0 F0 為大,由於閘極掘入製

程使開極更接近通道,造成 Gm 上升,與上一小節的結果相同,而經過氟離子處 理的元件 R0_F150 之 Gm 也有些微地上升,推測是因四氟化碳氣體對氮化鎵的蝕 刻造成[21],但經過開極掘入蝕刻製程與氟離子處理後的元件 R15_F150 其 Gm 卻顯著地下降,推測是開極區域經過閘極掘入蝕刻與氟離子處理兩次的離子轟擊, 造成通道有更嚴重的損傷。

由圖 2.22(b)可知此四顆元件的開關特性,指標性的參數萃取於表 2.5,元件 R0_F0 的 Vh(臨限電壓)為 -3.82 V,經過氟離子處理的元件 R0_F150 其 Vh 正向 偏移 1.44 V;經過開極掘入製程的元件 R15_F0 其 Vh 正向偏移 1.27 V;結合氟 離子處理與開極掘入製程的元件 R15_F150 其 Vh 正向偏移 2.62 V,由此結果可 知,我們確實可將氟離子處理與開極掘入製程結合,得到更大的 Vh 偏移,但在 元件開關特性的部分,元件 R0_F150 的 SS (次臨限斜率)較元件 R0_F150 上升了 約 44%,On/Off ratio (開關比)下降了約 1.5 個數量級;元件 R15_F0 的 SS 較元件 R0_F150 上升了約 61%,On/Off ratio 下降了約 2 個數量級,經過開極區域離子 轟擊的元件皆會因通道損傷造成開關特性變差,而經過兩次開極區域離子轟擊的 元件 R15_F150 其 SS 則上升了約 104%,通道損傷更為嚴重。

為了確認通道是否因離子轟擊而有所損傷,我們萃取了四顆元件的 Ron (導 通電阻),萃取方法為取電晶體 ID-VDS 曲線圖中,在固定開極偏壓下其主動區間 的斜率,斜率分之一即為 Ron,圖 2.23 為四顆元件在開極偏壓為1V下之 ID-VDS 曲線圖,元件 R0_F0 的 Ron為 0.67 Ω·cm;元件 R0_F150 的 Ron為 0.73 Ω·cm; 元件 R15_F0 的 Ron為 0.7 Ω·cm;元件 R15_F150 的 Ron為 1.19 Ω·cm,由圖可 知,經過氟離子處理與開極掘入製程的元件 R15_F150 其主動區的斜率有明顯的 下降,因此 Ron大幅上升,將四顆元件的 Ion (導通電流)與 Ron 對 Vth 作圖,如圖 2.24,相較其他三顆元件,元件 R15 F150 的 Ion 與 Ron 都有明顯的變化。

圖 2.25 為四顆元件在固定頻率下量測之電容-電壓特性圖,經過氟離子處理 的元件 R0_F150 與經過閘極蝕刻製程的元件 R15_F0,平帶電壓都有正向平移的 現象,結合兩種製程的 R15 F150 則有更大的平帶電壓偏移量,與圖 2.21 的結果

相吻合,未進行開極掘入蝕刻製程的元件 R0_F0 與 R0_F150 最大電容值分別為 336 nF/cm² 與 337 nF/cm²,而經過開極掘入製程的元件 R15_F0 最大電容值約為 397 nF/cm²,電容值因氮化鋁鎵的厚度變薄而上升,可吸引更多的電荷,獲得更 大的電流,也與量測到元件之 I-V 特性相符合,元件 R15_F150 最大電容值約為 380 nF/cm²,理論上也可量測到與元件 R15_F0 相同的電容值,但在開極偏壓接 近 1 V 時,蕭特基接面順向導通,此時會有電子流出開極,造成電容值的下降, 因此無法量測到飽和時的電容值,由此結果可知,經過氟離子處理與開極掘入製 程的元件 R15_F150 其電容值並無下降的趨勢,理論上可獲得與其他三顆元件差 不多大小的電流值,可由此結果推斷經過兩次離子轟擊的元件其通道的損傷確實 較其他三顆元件嚴重,下一節的實驗將會加入表面修復的製程,用以提升元件的 特性。

Sample 2	R0_F0	R0_F150	R15_F0	R15_F150
V _{th}	-3.82 V	-2.38 V	-2.55 V	-1.2 V
(臨限電壓)				
Ion	395 mA/mm	397 mA/mm	409 mA/mm	295 mA/mm
(汲極導通電流)	$(V_G = 0.75 V)$	$(V_G = 1.82 V)$	$(V_G = 1.65 V)$	$(V_G = 3 V)$
SS	107 mS/mm	154 mS/mm	173 mS/mm	219 mS/mm
(次臨限斜率)				
On/Off ratio	106	5x10 ⁴	104	104
(開關比)				

表 2.5 元件 B1~B4 數據整理表



圖 2.21 (a) R0_F0 (b) R0_F150 (c) R15_F0 (d) R15_F150

電晶體之 ID-VDS 特性曲線圖



圖 2.22 電晶體之 ID-VGs 特性曲線圖 (a)線性作圖 (b)對數作圖



圖 2.23 相同閘極偏壓下不同電晶體之 ID - VDS 特性曲線圖



圖 2.24 元件 B1~B4之導通電流與導通電阻對臨限電壓關係圖



圖 2.25 電晶體在 1MHZ 頻率下量測之電容-電壓特性圖

第3章 氮化鋁鎵/氮化鎵金氧半高電子遷移率電晶體 之製程開發與不同製程下之特性探討

3.1 結合閘極堀入製程與氟離子處理之金氧半高電子遷移 率電晶體製作

3.1.1 電晶體磊晶結構與製程條件變化的介紹

此小節使用與 sample 2 相同磊晶條件的晶圓製作元件,我們將此晶圓命名成 sample 3,此片晶圓與 sample 2 差別在於氮化鋁鎵障壁層的厚度從 37 奈米增加 至 45 奈米,因氮化鋁鎵的自發性極化效應會隨著厚度而增加,進而產生更高的 電子濃度,表 3.1 為 sample 3 的霍爾量測結果,電子濃度確實較 sample 2 為高, 但電子遷移率卻因較差磊晶的品質而下降, sample 3 的磊晶結果雖較 sample 2 為 差,但本章節主要目的是探討熱退火修復對元件的影響,故保留品質較好的 sample 2,改以 sample 3 進行本小節實驗。實驗磊晶結構示意圖如圖 3.1 所示。

在第2章節的實驗中,我們結合氟離子處理與閘極掘入製程,成功使臨限電 壓正向偏移約2.62V,但其仍為常開式元件,但在進行氟離子與閘極處理製程時 勢必會使電流密度下降,若要獲得更大的電流密度則必須施加更大的閘極偏壓, 但由於閘極金屬與半導體間是個蕭特基接面,當閘極偏壓過大時則會有順向電流 的產生,此即為閘極漏電流,會影響元件的開關特性,因此閘極介電質的引入有 利於製作出高功率元件。本次實驗製作出四種不同製程條件的電晶體,製作出來 的元件分別稱為C1、C2、C3和C4,四種元件的製作流程及元件完成示意圖 如圖3.2,C1為未進行任何處理的元件;C2為結合氟離子處理與閘極掘入製程 的元件,C1結構與2.3小節的B1相同,作為標準片,C2結構與B4的結構相同, 差別在於進行完開極蝕刻與氟離子處理後進行了開極區域熱退火修復的動作,有 別於 2.2 小節採用的 700°C 熱退火,為了避免開極區域氟離子的散逸,以及氮化 矽保護層因高溫而有破損的現象(圖 3.3),此次選用 400°C 的修復溫度,在氮氣 環境中退火 10 分鐘,拉長時間期望有與 700°C 相同的修復效果;C3 與 C4 的結 構與製程步驟皆與 C2 相同,差別在於進行完開極區域熱退火的修復後,蓋上氧 化鋁(Al2O3)做為開極區域的介電質,C3 成長了 10 奈米的氧化鋁,C4 則成長了 20 奈米的氧化鋁,用以比較氧化層厚度對臨限電壓的影響,而由於介電質的加 入會使開極金屬離通道距離增加,降低開極的控制能力,因此開極掘入蝕刻的深 度較元件 C1 深,四種元件製程變化的相關條件整理如表 3.2,詳細的製程步驟 將在下一小節說明。

	Sample 3	大澤重よ
片 電阻(Ω/sq)	616	
電子遷移率(cm²/V-s)	1166	7
載子濃度(1/cm ²)	9.6×10 ¹²	· · · · · · · · · · · · · · · · · · ·

表 3.1 Sample 3 霍爾量測之材料特性

元件編號	閘棰掘入蝕刻深度	氟離子施打時間	氧化鋁沉積厚度
	(奈米)	(秒)	(奈米)
C1	0	0	0
C2	15	150	0
C3	20	150	10
C4	20	150	20

表 3.2 元件 C1~C4 之製程變化與條件整理

GaN Cap layer 1 nm			
AlGaN barrier layer 45 nm			
GaN 2 um			
AlGaN 2 um			
AIN 300 nm			
Si substrate			

圖 3.1 晶圓 sample 1 之磊晶結構圖



圖 3.2 元件製作流程與結構示意圖



圖 3.3 氮化矽鈍化層經 700°C 熱退火後顯微鏡下拍攝圖

本次實驗延續 2.3 小節實驗的結果,並加上開極氧化層的結構,期望能降低 開極漏電流,使開極能承受更大的偏壓,藉此獲得更大的電流,但在 2.3 小節的 實驗中發現,開極區域會因離子轟擊而造成損傷,因此在此小節實驗中加入了開 極區域熱處理修復的動作,為了確認此修復方法對元件的影響,我們先製作了 C1 和 C2 兩顆元件,之後再製作有氧化層結構的元件 C3 和 C4,製作順序不同 ,但參數和條件相同,由於製程步驟與 2.3 小節大致上相同,此次製程示意圖會 稍微簡化,如圖 3.4。

1. 試片表面清洗

將試片置於裝有丙酮(ACE)的燒杯中,接著將燒杯放置於超音波震洗機中震洗五 分鐘,其目的是除去表面上的有機物以及油脂,將試片從丙酮燒杯中取出以異丙 醇(IPA)將試片表面脫水乾燥,以氮氣將試片吹乾,再置於攝氏 110℃的熱平台(hot plate)上烤三分鐘,以去除水分。

2. 電晶體隔離的製作

利用感應耦合式電漿離子蝕刻機蝕刻出高台,使用的氣體為 Cl₂ / BCl₃,深度約為 250 奈米,與 2.3 小節實驗相同。

3. 汲源極歐姆金屬製作

本次實驗選用的歐姆接觸金屬仍為鈦/鋁/錄/金(Ti/Al/Ni/Au),利用電子束蒸 鍍歐姆接觸金屬,掀離完金屬後除去剩餘的光阻,置入快速熱退火機台進行退火 動作,sample 3 使用 850°C 的熱退火溫度,有最低的歐姆接觸阻值,並在氮氣環



4. 鈍化層沉積與定義閘極區域

進行完快速熱退火後,元件 C2、C3 和 C4 送進電漿輔助式化學氣相沉積儀器的腔體中,生長 150 奈米厚的氮化矽,元件 C1 則無此鈍化層。

生長完鈍化層後,以黃光微影定義閘極區域,再進行閘極區域氮化矽的去除, 元件 C2、C3 和 C4 皆利用反應式離子蝕刻機台去除氮化矽,使用的氣體與流量 皆與 2.3 小節實驗相同,蝕刻率約為 15~20 Å/s,為了確保氮化矽的完全移除, 用超出速率計算 50%的時間蝕刻,時間為 150 秒。

5. 閘極掘入蝕刻

將元件 C2、C3 和 C4 的閘極區域之氮化矽移除之後,接著用感應耦合式電 漿離子蝕刻機進行閘極堀入的製程,此次實驗仍使用 Cl2/BCl3 氣體蝕刻障壁層, 進行元件 C2 的閘極掘入製程時,測出的蝕刻率約為 2.08 Å/s,蝕刻 15 奈米深度 的時間約為 72 秒;進行元件 C3 和 C4 的閘極掘入製程時,測出的蝕刻率約為 1.53 Å/s,蝕刻 20 奈米深度的時間約為 120 秒。

6. 氟離子電漿處理

在進行完閘極掘入製程後,將元件 C1、C2 和 C3 放入反應式離子蝕刻機台內進 行氟離子電漿處理,施打的氣體與條件皆與 2.3 小節相同,氟離子處理的時間皆 為 150 秒。 7. 閘極區域熱退火修復

進行完氟離子處理後,移除光阻並將元件 C2、C3 和 C4 放入快速升溫熱退 火機台進行修復動作,熱退火溫度為 400 度 C,在氮氟環境中退火 10 分鐘,

8. 氧化層沉積

進行完熱退火修復的動作後,將元件C3和C4放入原子層沉積(ALD)機台中, 分別成長10奈米和20奈米的氧化鋁,元件C1和C2則無此步驟。

9. 閘極與場板金屬蒸鍍

進行完上述製程後,利用電子束蒸鍍閘極金屬,此次選用的金屬仍為鎳/金, 蒸鍍完成後進行掀離的動作,去除殘餘光阻。

10. 汲源極金屬接觸洞蝕刻

最後進行元件 C2、C3 和 C4 汲源極金屬區域氮化矽保護層的移除,但由於 元件 C3 和 C4 氮化矽上有覆蓋一層氧化鋁,進行完黃光微影定義汲源極金屬的 接觸洞後,需先利用二氧化矽蝕刻液移除氧化鋁,蝕刻率約為 1 nm/s ,為了確 保氮化鋁的完全移除,元件 C3 和 C4 蝕刻的時間分別 15 秒和 30 秒,為超出速 率計算 50%的蝕刻,之後在將元件 C2、C3 和 C4 放入反應式離子蝕刻機台利用 四氟化碳氟體蝕刻,三顆元件的蝕刻時間皆為 150 秒,為超出速率計算 50% 的 蝕刻時間,至此,完成元件所有製程。



圖 3.4 元件製程簡化示意圖

此次實驗利用 2.3 小節的製程步驟製作元件,並加入開極氧化層藉以降低漏 電流,元件 C1 未進行任何處理,做為磊晶品質測試的標準片;元件 C2、C3 和 C4 為結合氟離子處理及開極掘入製程的元件,同時,元件 C3 和 C4 加入了開極 氧化層,為金氧半結構的電晶體,我們重新將四顆元件命名方便區分,C1 命名 為 Standard(標準片); C2 命名為 R15_F150_O0 (即為開極掘入深度 15 奈米,氟 離子處理時間 150 秒,氧化層厚度 0 奈米,元件 C3 和 C4 亦以此方法命名); C3 命名為 R20_F150_O10; C4 命名為 R20_F150_O20。這小節討論的電晶體線寬 與 2.3 小節相同,開極長度為 2 微米,開極寬度為 60 微米,開極至汲極及源 極距離皆為 3 微米。

我們首先就元件 C1 和 C2 的結果做探討,目的是確定 400 度 C 開極區域熱 退火修復的效果,圖 3.5 為元件 C1 和 C2 之 ID-VDS 特性曲線圖,量測條件為源 極接地 0 V,開極偏壓由-5 V 量測至 2 V,汲極偏壓由 0 V 掃至 8 V,元件 Standard 在開極偏壓為 2 V 時 Idss 約為 435 mA/mm;元件 R15_F150_O0 在開極偏壓為 2 V 時的 Idss 約為 238 mA/mm,相較元件 Standard 下降了約 45 %,元件 Standard 在開極偏壓為 2 V 時的 Ron 為 0.97 Ω • cm;元件 R15_F150_O0 則為 1.31 Ω • cm, 相較元件 Standard 上升了約 35 %,通道的阻值仍因離子轟擊而有上升的現象。

圖 3.6 為元件 C1 和 C2 之 I_D - V_{GS} 特性曲線圖,由圖 3.5 (a),元件 Standard 和 R15_F150_O0 的 Gm 分別為 83 mS/mm、 74 mS/mm,下降約 11 %,經過氟離 子處理與閘極蝕刻製程的元件有較差的特性,與 2.3 小節結果相同,由圖 3.5 (b) 可知元件的開關特性,元件 Standard 的 V_{th}為 -4.06 V,SS 約為 114 mV/dec;元 件 R15_F150_O0 的 V_{th}為 -2.06 V,SS 約為 250 mV/dec,經過氟離子處理與閘 極蝕刻製程的元件其 V_{th}正向偏移約 2 V,在相同 V_{ov} (V_g - V_{th})下元件 Standard 和 R15_F150_O0 的 I_{on}分別為 200 mA/mm (V_g=-1 V)和 190 mA/mm (V_g=1 V),

為了比較有無開極區域熱退火修復對元件的影響,我們拿 2.3 小節製作的元件 B1 和 B4 與此次實驗製作出的元件 C1 和 C2 做比較,數據整理於表 3.3,在開極 偏壓為 1 V下,元件 B4 的 Idss 較 B1 下降約 65 %,元件 C2 的 Idss 較 C1 下降約 52%;元件 B4 的 Gm 較 B1 下降約 20%,元件 C2 的 Idss 較 C1 下降約 11%;元 件 B4 的 Ron 較 B1 上升約 78%,元件 C2 的 Ron 較 C1 上升約 35%;在相同 Vov 下,元件 B4 的 Ion 較 B1 下降約 23%,元件 C2 的 Ion 較 C1 下降約 5%;元件 B4 的 On / Off ratio 較 B1 下降兩個數量級,元件 C2 的 On / Off ratio 較 C1 下降 一個數量級,由以上結果可知,元件特性確實有因閘極區域熱退火修復的製程而 提升,利用此結果,我們後續製作出了元件 C3 和 C4。

圖 3.7 為元件 R20_F150_O10 和 R20_F150_O20 之 ID - VDS 特性曲線圖,量 測條件為源極接地 0 V,開極偏壓由 - 6 V 量測至 4 V,汲極偏壓由 0 V 掃至 8 V, 元件 R20_F150_O10 在開極偏壓為 4 V 時的 Idss 約為 58 mA/mm;元件 R20_F150_O20 在開極偏壓為 4 V 時的 Idss 約為 104 mA/mm,與蕭特基接面的元 件 Standard 和 R15_F150_O0 比較,具有氧化層結構的元件開極偏壓可加至 4 V 而不會造成開極漏電流的劇烈上升,但 Idss 卻明顯地下降,R20_F150_O10 和 R20_F150_O20 兩顆元件萃取出的 Ron 分別為 5.6 Ω · cm 和 3.6 Ω · cm,比起元件 Standard 和 R15_F150_O0 的 Ron 大上許多,圖 3.8 為電晶體的直流模型,由圖中 可知,電流通過路徑的電阻(Ron)包含了歐姆接觸電阻(Rc)、流經開極與汲極區間 電阻(RD)、流經開極與源極區間電阻(Rs)和開極下方通道的電阻(Rch),可由公式 3.1 表示此四種電阻間的關係,由於我們探討的元件開極至源極與汲極的距離皆 固定為 3 奈米,理論上四顆元件的 Rs與 RD 差異應不大,因此我們將針對歐姆接 觸電阻做探討。

$$R_{on} = 2R_c + R_s + R_D + R_{ch} \tag{3.1}$$

歐姆接觸電阻的阻值計算與萃取方法我們利用傳輸線模型理論

(Transmission line model, TLM),圖 3.9 為我們這次量測接觸電阻用之圖形,每 個金屬墊(pad)的距離分別為 32、16、8、3 微米等,在單一個金屬墊上使用兩根 量測針,兩個鄰近的金屬墊上有四根針,分別為高電流、高電壓、低電流和低電 壓,可以量測出兩個鄰近金屬墊之電阻值,為兩倍的接觸電阻加上金屬墊間距之 通道電阻(R = 2 × R_C + R_{ch}),隨著不同的金屬墊間距,可以線性作圖求出接觸 電阻,如圖 3.10 所示,將不同金屬墊的四個距離線性擬合,可以求得一線性公 式,在 X 軸等於 0 的點為兩倍的接觸電阻,斜率為單位長度的片電阻,Y 軸 為 0 的點在負值,此負值的絕對長度為傳輸長度(Transfer length, L_t),得出的值 整理於表 3.4,元件 R20_F150_O10 和 R20_F150_O20 的歐姆接觸阻值相較元件 Standard 與 R15_F150_O0 大上許多,此部分是製程的不良所造成的影響。

圖 3.11 為元件 C3 和 C4 之 ID-VGs 特性曲線圖,元件 R20_F150_O10 的 Vh 約為-4.23 V,SS 約為 327 mV/dec ;元件 R20_F150_O20 的 Vh 約為-5.4 V,SS 約為 342 mV/dec,與元件 R15_F150_O0 比較,隨著氧化層的厚度增加,Vh 越負, 越厚的氧化層會使開極金屬更遠離通道,通道控制能力也隨之下降,但元件 R20_F150_O10 有 20 奈米的開極掘入深度,加上 10 奈米的氧化層後,開極金屬 與通道的距離比元件 Standard 更近,理論上應可得到較大的 Vh,但元件 R20_F150_O10 的 Vh 卻跟元件 Standard 差不多大小,推測是氧化層與半導體介 面的缺陷所造成,此部分將由之後的電容-電壓量測結果應證,為了比較有無氧 化層對開極漏電流的影響,我們比較了元件 Standard 和 R20_F150_O10 的 ID-VGs 特性曲線圖,如圖 3.12,由圖可知,元件 Standard 的開極電流約在 10⁻⁵ 的數量級, 元件 R20_F150_O10 的開極電流約在 10⁻⁸ 的數量級,有氧化層的元件開極漏電流

為了確認通道的控制能力,我們利用電容-電壓量測結果進行分析,如圖 3.13, 量測頻率固定為 1MHz, 閘極偏壓皆由負掃至正,元件 Standard 的電容值約為 255nF/cm²;元件 R15_F150_O0 的電容值約為 269 nF/cm²;元件 R20_F150_O10 的電容值約為 217 nF/cm²;元件 R20 F150 O20 的電容值約為 170 nF/cm²,比較 元件 Standard 和 R15_F150_O0,進行開極掘入製程的元件電容值上升,與 2.3 小節結果相同;比較元件 Standard 和 R20_F150_O10,元件 R20_F150_O10 的開 極與通道距離較近,理論上應有較好的通道控制能力以及較大的 Vh,但兩顆元 件的 Vh 差不多,且元件 R20_F150_O10 的電容值較元件 Standard 的電容值小, 推測是氧化層與半導體介面缺陷所造成的電容值下降,圖 3.14 為元件 R15_F150_O0 與 R20_F150_O20 的磁滯曲線,兩顆元件皆呈現了正向的平帶電 壓偏移(ΔV_{FB}),是由於介面缺陷捕捉電子所造成的現象,此正向的 ΔV_{FB} 可推測 缺陷為 acceptor-like 的缺陷[22],元件 R15_F150_O0 的 ΔV_{FB} 約為 0.05 V;元件 R20_F150_O20 的 ΔV_{FB} 約為 0.29 V,加上了氧化層的元件,介面缺陷明顯上升, 除了氧化層本身的缺陷外,也包含了開極區域因離子轟擊產生的缺陷,此次實驗 中 400°C 的開極熱退火修復動作對於具有氧化層結構的元件效益不大,下一小節 將採用其他方式的表面修復,期望能降低介面缺陷。

	B1	B4	C1	C2
I _{dss}	452 mA/mm	156 mA/mm	368 mA/mm	177 mA/mm
(最大飽和電流)				
Gm	111 mS/mm	89 mS/mm	83 mS/mm	74 mS/mm
(轉移電導)				10101010101010101010101010101010101010
Ron	0.67Ω•cm	1.19Ω•cm	0.97Ω•cm	1.31Ω•cm
(導通電阻)				
$\mathbf{V}_{\mathbf{th}}$	-3.82 V	-1.2 V	-4.06 V	-2.06 V
(臨限電壓)				
Ion	282 mA/mm	216 mA/mm	200 mA/mm	190 mA/mm
(汲極導通電流)	$(V_G = -0.76 V)$	$(V_G = 1.86 V)$	$(V_G = -1 V)$	$(V_G = 1 V)$
SS	107 mS/mm	219 mS/mm	114 mS/mm	250 mS/mm
(次臨限斜率)				
On/Off ratio	10 ⁶	10^{4}	10 ⁵	104
(開關比)				

表 3.3 元件 C1~C4 數據整理表

	R _C (Ω•cm)	$R_{sheet}(\Omega/sq)$	$\rho_{\rm c}(\Omega \cdot {\rm cm}^2)$	L _t (µm)
Standard	0.163	500	5.3E-5	3.25
R15_F150_O0	0.199	893	4.47E-5	2.23
R15_F150_O10	1.35	869	2.1E-3	15.54
R15_F150_O20	1.44	537	3.88E-3	26.88

表 3.4 元件 C1~C4 利用傳輸線模型萃取出之相關數據



圖 3.5 電晶體 C1 和 C2 之 ID-VDs 特性曲線圖



圖 3.6 電晶體之 ID-VGs 特性曲線圖 (a)線性作圖 (b)對數作圖



圖 3.7 (a) R15_F150_O10 (b) R15_F150_O20 電晶體之 ID-VDs 特性曲線圖



圖 3.8 電晶體直流模型



圖 3.9 萃取歐姆接觸電阻傳輸線模型設計示意圖



圖 3.10 不同電晶體歐姆接觸電阻萃取



圖 3.11 (a) R15_F150_O10 (b) R15_F150_O20 電晶體之 ID-VGs 特性曲線圖



圖 3.12 元件 Standard 與 R20_F150_O10 之 ID-VGs 特性曲線圖



圖 3.13 元件 C1~C4 在 1 MHz 頻率下量測之電容-電壓特性


圖 3.14 元件 Standard 與 R20_F150_O20 在 1MHz 下之電容-電壓磁滯曲線

3.2 閘極掘入式金氧半高電子遷移率電晶體製作與閘極區 域溼蝕刻式表面修復

由以上的實驗的實驗結果可知,我們能夠結合氟離子與開極掘入製程使元件 的臨限電壓往正方向偏移,若加深開極掘入的深度或增長氟離子施打的時間,預 期可製作出常關型元件,為了抑制開極漏電流,氧化層的生長為必須,但加上氧 化層後的臨限電壓會大量地往負向偏移,且由電容-電壓的量測結果可發現在氧 化層與半導體介面上存在許多的缺陷,這些缺陷有可能是因離子轟擊產生,或是 氧化層成長時所產生,為了解決介面缺陷問題,表面修復是此小節的重點,本小 節利用閘極掘入製程製作出金氧半高電子遷移率電晶體,並利用氫氧化鉀(KOH) 進行閘極區域的修復。

3.2.1 電晶體製程條件變化與製作流程

晶圓 sample 3 的電子遷移率較 sample 2 為低,且由實驗結果可知,晶圓 sample 2 製作出來的元件有較大的飽和電流密度,因此之後的實驗都將利用晶圓 sample 2 製作元件。

由於 3.1 小節中利用熱退火方式進行開極區域修復的方法效果有限,且會影響氟離子處理的效果,此小節改用 KOH 進行溼蝕刻式的表面處理,文獻[23]中 提到,KOH 在低溫及低濃度的情況下對氮化鎵有極慢的蝕刻速率(<0.001 µm/min),我們利用此特性試圖使開極區域蝕刻後的表面平坦化,期望能提升元 件的特性,此小節利用開極掘入製程製作出金氧半高電子遷移率電晶體,製作出 來的元件分別稱為 D1、 D2、 D3 和 D4,四種元件的製作流程及元件完成示意 圖如圖 3.15,D1 為未進行開極掘入製程的元件;元件 D2 的開極掘入深度為 20 奈米;元件 D3 為 20 奈米的開極掘入深度並利用 KOH 進行表面修復;元件 D4 為 30 奈米的閘極掘入深度,元件 D1、D2 和 D4 比較不同閘極掘入深度對元件 的影響,元件 D2 和 D3 比較 KOH 表面修復的效果,四種元件製程變化的相關 條件整理如表 3.5,詳細的製程流程如下,簡化過後的製程流程示意圖如圖 3.16。

1. 試片表面清洗

將試片置於裝有丙酮(ACE)的燒杯中,接著將燒杯放置於超音波震洗機中震洗五分鐘,其目的是除去表面上的有機物以及油脂,將試片從丙酮燒杯中取出以 異丙醇(IPA)將試片表面脫水乾燥,以氮氣將試片吹乾,再置於攝氏 110℃的熱平 台(hot plate)上烤三分鐘,以去除水分。

2. 電晶體隔離的製作

利用感應耦合式電漿離子蝕刻機蝕刻出高台,使用的氣體為 Cl₂ / BCl₃,深度約為 250 奈米。

3. 汲源極歐姆金屬製作

本次實驗選用的歐姆接觸金屬仍為鈦/鋁/鎳/金(Ti/Al/Ni/Au),利用電子束蒸 鍍歐姆接觸金屬,掀離完金屬後除去剩餘的光阻,置入快速熱退火機台進行退火 動作,退火溫度為900°C,在氦氣環境下退火30秒。

4. 鈍化層沉積與定義閘極區域

進行完快速熱退火後,將四顆元件送進電漿輔助式化學氣相沉積儀器的腔體 中,生長 200 奈米厚的氮化矽。生長完鈍化層後,以黃光微影定義閘極區域, 再進行閘極區域氮化矽的去除,將四顆元件放入反應式離子蝕刻機台進行蝕刻, 使用的氣體與流量與 3.1 小節實驗相同,蝕刻率約為 15~20 Å/s,為了確保氮化 矽的完全移除,用超出速率計算50%的時間蝕刻,時間為200秒。



5. 閘極掘入蝕刻

將元件 D2、D3 和 D4 的閘極區域之氮化矽移除之後,接著用感應耦合式電 漿離子蝕刻機進行閘極堀入的製程,此次實驗仍使用 Cl₂ / BCl₃ 氣體蝕刻氮化鋁 鎵,此次製程測出的蝕刻率約為 2.35 Å/s,元件 C2 和 C3 蝕刻 20 奈米深度的時 間約為 85 秒;元件 C4 蝕刻 30 奈米深度的時間約為 135 秒。

6. 閘極區域溼蝕刻式修復

元件 D3 進行完閘極掘入製程後,將光阻移除,並放入 KOH 稀釋液中進行 修復動作,KOH 稀釋液條配的比例為 KOH:H₂O=1:7,均勻攪拌後將溶液升 溫至 120°C,之後在將元件放入此稀釋液中靜置1分鐘。

7. 氧化層沉積

進行完熱退火修復的動作後,將四顆元件放入原子層沉積(ALD)機台中成長 10 奈米的氧化鋁。

8. 閘極與場板金屬蒸鍍

進行完上述製程後,利用電子束蒸鍍閘極金屬,此次選用的金屬仍為鎳/金, 蒸鍍完成後進行掀離的動作,去除殘餘光阻。

9. 汲源極金屬接觸洞蝕刻

最後進行四顆元件汲源極金屬區域氮化矽保護層的移除,進行完黃光微影定 義汲源極金屬的接觸洞後,先利用二氧化矽蝕刻液移除氧化鋁,蝕刻率約為1 nm/s,為了確保氮化鋁的完全移除,四顆元件蝕刻的時間約15秒,為超出速率 計算50%的蝕刻,之後再放入反應式離子蝕刻機台利用四氟化碳氣體蝕刻,四顆 元件的蝕刻時間皆為200秒,為超出速率計算50%的蝕刻時間。至此,完成元 件所有製程。

元件编號	閘棰掘入蝕刻深度	氧化鋁沉積厚度	閘極區域修復
	(奈米)	(奈米)	
D1	0	0	無
D2	20	0	無
D3	20	10	氫氧化鉀
D4	30	20	無

表 3.5 元件 D1~D4 之製程變化與條件整理



圖 3.15 元件製作流程與結構示意圖



圖 3.16 元件製程簡化示意圖

此次實驗製作出了不同開極掘入深度的元件,探討元件開極區域氧化鋁/氮 化鋁鎵介面品質與離子轟擊時間之間的關係,並利用 KOH 進行開極區域的修復, 並比較有無開極修復對元件特性的影響,元件 D1 未進行開極掘入製程,將其命 名為 R0_O10 (開極掘入深度 0 奈米,氧化層 10 奈米); 元件 D2 開極掘入深度 為 20 奈米,命名為 R20_O10;元件 D3 開極掘入深度為 20 奈米,並利用 KOH 進行開極區域修復,命名為 R20_O10_KOH;元件 D4 開極掘入深度為 30 奈米, R30_O10。這小節討論的電晶體線寬與 3.1 小節相同,開極長度為 2 微米,開 極寬度為 60 微米,開極至汲極及源極距離皆為 3 微米。

圖 3.17 為四顆元件之 ID - VDs 特性曲線圖,量測條件為源極接地0V,開極 偏壓由-7V量測至4V, 波極偏壓由0V 掃至8V,元件 R0_O10的 Idss 為 456 mA/mm;元件R20_O10的 Idss為 365 mA/mm;元件R30_O10的 Idss為 322 mA/mm, 隨著開極掘入深度的增加, Idss 有下降的趨勢,符合理論,萃取四顆元件在開極 偏壓為4V時的 Ron,元件 R0_O10的 Ron為 0.97 Ω ・cm;元件 R20_O10的 Ron 為 1.3 Ω ・cm;元件 R30_O10 的 Ron為 1.37 Ω ・cm,導通電阻隨著開極掘入深度 的增加而有上升的趨勢,開極區域承受離子轟擊的時間越長,通道的阻值有提高 的現象,在比較有無開極區域修復的元件 R20_O10和 R20_O10_KOH;經過 KOH 表面修復的元件 R20_O10_KOH 的 Idss為 554 mA/mm,經過 KOH 處理的元件 R20_O10_KOH 和未進行 KOH 處理的元件 R20_O10 相比,Idss提升了約 51%, 元件 R20_O10_KOH 在開極偏壓為4V萃取出的 Ron為 0.8 Ω ・cm,相較元件 R20_O10 下降了約 38%,Ron也比未進行開極掘入製程的元件 R0_O10 下降了約 17.5%,KOH 修復的效果顯著。

圖 3.18(a)為四顆元件之 ID - VGs 特性線性作圖,元件 R0_O10 的 Gm 為 100 mS/mm;元件 R20 O10 的 Gm 為 78 mS/mm;元件 R20 O10 KOH 的 Gm 為 115

mS/mm; 元件R30 O10的Gm為97 mS/mm, 間極掘入深度20 奈米的元件R20 O10 及閘極掘入深度 30 奈米的元件 R30 O10 之 Gm 都較未進行閘極掘入製程的元件 R0 O10 為低,不符合理論,推測是因閘極區域離子轟擊導致氧化鋁/氮化鋁鎵介 面產生許多缺陷造成元件特性的下降,比較元件 R20 O10 和 R20 O10 KOH, 經過 KOH 修復的元件 Gm從 78 mS/mm 提升到 115 mS/mm, 圖 3.18(b)為四顆元 件之 ID-VGS 特性對數作圖,元,元件 R0 O10、 R20 O10 與 R20 O10 KOH 的 關閉狀態汲極電流皆大於1mA/mm,因此無法使用前幾次實驗萃取 Vu的方法, 此次利用 ID - VGS 圖線性外插法進行 Vth 的萃取,萃取示意圖如圖 3.19,元件 R0 O10 萃取出的 Vth 約為-4.51 V;元件 R20 O10 萃取出的 Vth 約為-3.86 V;元 件R20 O10 KOH 萃取出的Vth 約為-4.32 V;元件R30 O10 萃取出的Vth 約為-3.43 V, 比較元件 R0 O10、R10 O10 和 R30 O10, 元件的 Vth 隨著閘極掘入深度增 加而上升,再比較元件 R20 O10 和 R20 O10 KOH 的 SS, 元件 R20 O10 的 SS 約為 581 mV/dec;元件 R20 O10 KOH 的 SS 約為 401 mV/dec,經過 KOH 處理 的元件 SS 有明顯的下降,但在 Vth 的部分,元件 R20 O10 KOH 的 Vth 較元件 R20 O10 向左偏移了約 0.46 V,此部分推測是進行閘極修復所使用的 KOH 稀釋 液中的鉀離子(K⁺)在介面形成正電荷,此正電荷會吸引通道的電子,使閘極需施 加更大負偏壓才能空乏通道中的電子,因此 Vth 往負向偏移,萃取四顆元件在相 同 Vg-Vth下的 Ion, 元件 R0 O10的 Ion 為 408 mA/mm (Vg=0.92 V); 元件 R20 O10 的 Ion 為 364 mA/mm (Vg = 1.57 V);元件 R20 O10 KOH 的 Ion 為 491 mA/mm (Vg =1.11 V); 元件 R30 O10 的 Ion 為 409 mA/mm (Vg=2 V), 經過 KOH 處理的元 件有最大的 Ion,證明 KOH 處理確實可使元件的特性提升。

我們利用電容-電壓量測進行氧化層/氮化鋁鎵介面缺陷的分析,圖 3.20 為四 顆元件在 1MHz 的頻率下量測到的電容-電壓圖,元件 R0_O10 的電容值約為 176 nF/cm²;元件 R20_O10 的電容值約為 200 nF/cm²;元件 R20_O10_KOH 的電容 值約為 228 nF/cm²;元件 R30_O10 的電容值約為 281 nF/cm²,隨著閘極掘入深 度從 0 奈米增加至 30 奈米,電容值從 176 nF/cm²增加至 281 nF/cm²,比較元件 R20_O10 和 R20_O10_KOH,經過 KOH 處理的元件電容值從 200 nF/cm²上升至 228 nF/cm²,電容值的上升推測為 KOH 對氮化鋁鎵的蝕刻,Vth 也因 K⁺的影響往 負向偏移。

圖 3.21 為四顆元件在 1MHz 頻率下量測的電容-電壓磁滯曲線,元件 R0_O10 的 Δ VFB 約 87 mV;元件 R20_O10 的 Δ VFB 約為 123 mV;元件 R20_O10_KOH 的 Δ VFB 約為 94 mV;元件 R30_O10 的 Δ VFB 約為 262 mV,比較元件 R0_O10、 R20_O10 和 R30_O10,隨著開極區離子轟擊的時間從 0 秒到 135 秒,元件的 Δ VFB 從 87 mV 上升至 294 mV,由此推論元件的介面缺陷確實有因開極區域離子 轟擊而增加,比較元件 R20_O10 和 R20_O10_KOH,經過 KOH 處理的元件 Δ VFB 由 123 mV 下降至 94mV,利用 KOH 進行開極區域的修復確實可減少介面缺陷, 下一章節我們將延續此小節的實驗結果,並增加開極掘入的深度,期望能製作出 常關式元件,同時利用 KOH 表面修復的製程,降低介面缺陷對元件特性的影響。



圖 3.17 (a) R0_O0 (b) R20_O10 (c) R0_O20_KOH (d) R30_O10 電晶體之 ID - VDS

特性曲線圖



圖 3.18 電晶體之 ID-VGs 特性曲線圖 (a)線性作圖 (b)對數作圖



圖 3.19 ID- VGs 圖線性外插法萃取臨限電壓圖



圖 3.20 元件 D1~D4 在 1 MHz 頻率下量測之電容-電壓特性



圖 3.21 元件 D1~D4 在 1MHz 頻率下量測之電容-電壓磁滯曲線

第4章 常關式反轉層通道閘極掘入式氮化鋁鎵/氮化 鎵金氧半高電子遷移率電晶體之製作與介面 缺陷分析

4.1 反轉層通道氮化鋁鎵/氮化鎵金氧半高電子遷移率電晶 體之製作

在 3.2 小節中,我們利用閘極掘入製程製作出金氧半高電子遷移率電晶體, 藉由改變閘極掘入深度,使臨限電壓正向偏移約2V,但電晶體仍為常開型元件, 為了使臨限電壓大於0V,在此小節實驗中我們增加閘極掘入的深度,將氮化鋁 鎵層完全蝕刻,移除原本由異質接面極化效應產生的二維電子氣,預期能獲得大 於0V的臨限電壓,此小節沿用 3.2 小節中利用 KOH 進行閘極區域修復的製程, 用以降低介面缺陷。

4.1.1 電晶體製程條件變化與製作流程

本章節實驗仍使用磊晶品質較好的 sample 5,使用與 3.2 小節元件 R20_010_KOH 相同的製程步驟,製作出不同閘極掘入深度的元件 E1、E2 和 E3, 三種元件的製作流程及元件完成示意圖如圖 4.1,元件 E1 的閘極掘入深度為 40 奈米;元件 E2 的閘極掘入深度為 45 奈米;元件 E2 的閘極掘入深度為 50 奈米, 由於是利用感應耦合式電漿離子蝕刻機進行乾蝕刻,閘極掘入的深度不易控制, 因此為了確保氮化鋁鎵層完全地移除,蝕刻深度最深達到 50 奈米,此次利用 KOH 進行開極區域修復的條件與 3.2 小節有些許差異,詳細條件將於製程流程中說明, 元件 E1、E2 和 E3 製程變化的相關條件整理如表 4.1,詳細的製程流程如下。

1. 試片表面清洗

將試片置於裝有丙酮(ACE)的燒杯中,接著將燒杯放置於超音波震洗機中震洗五分鐘,其目的是除去表面上的有機物以及油脂,將試片從丙酮燒杯中取出以 異丙醇(IPA)將試片表面脫水乾燥,以氮氣將試片吹乾,再置於攝氏110℃的熱平 台(hot plate)上烤三分鐘,以去除水分。

2. 電晶體隔離的製作

利用感應耦合式電漿離子蝕刻機蝕刻出高台,使用的氣體為 Cl₂ / BCl₃,深度約為 250 奈米。

3. 汲源極歐姆金屬製作

本次實驗選用的歐姆接觸金屬仍為鈦/鋁/鎳/金(Ti/Al/Ni/Au),利用電子束蒸 鍍歐姆接觸金屬,掀離完金屬後除去剩餘的光阻,置入快速熱退火機台進行退火 動作,退火溫度為900°C,在氮氣環境下退火30秒。

4. 鈍化層沉積與定義閘極區域

進行完快速熱退火後,將三顆元件送進電漿輔助式化學氣相沉積儀器的腔體 中,生長 200 奈米厚的氮化矽。生長完鈍化層後,以黃光微影定義閘極區域, 再進行閘極區域氮化矽的去除,將三顆元件放入反應式離子蝕刻機台進行蝕刻, 使用的氣體與流量與 3.2 小節實驗相同,蝕刻率約為 15~20 Å/s,為了確保氮化 矽的完全移除,用超出速率計算 50%的時間蝕刻,時間為 200 秒。

5. 閘極掘入蝕刻

將元件 E1、E2 和 E3 的開極區域之氮化矽移除之後,接著用感應耦合式電 聚離子蝕刻機進行開極堀入的製程,此次實驗仍使用 Cl2 / BCl3 氣體蝕刻氮化銘 鎵,為了更精準地控制蝕刻深度及降低離子轟擊對開極區域造成的損傷,我們調 降了離子加速電壓及增加氣體壓力,用以降低物理性蝕刻,元件 E1 蝕刻的時間 為 397 秒;元件 E2 蝕刻的時間為 454 秒;元件 E3 蝕刻的時間為 511 秒,為了 確認蝕刻深度,我們將一片測試片與元件 E3 一起放入感應耦合式電漿離子蝕刻 機,並利用原子力顯微鏡(AFM)探測蝕刻深度,如圖 4.2,511 秒的蝕刻時間探測 到的深度約為 50.6 奈米,計算蝕刻率約為 1 Å/s,速率較 3.2 小節測出來的蝕刻 率降低了一倍。

6. 閘極區域溼蝕刻式修復

進行完閘極掘入製程後,將光阻移除,並放入 KOH 稀釋液中進行修復動作, 為了避免 KOH 過度蝕刻表面,此次實驗降低了 KOH 的濃度,並提高修復的時 間,此次 KOH 稀釋液條配的比例為 KOH: H2O=1:10,均勻攪拌後將溶液升溫 至 120°C,之後再將元件放入此稀釋液中靜置 3 分鐘。

7. 氧化層沉積

進行完熱退火修復的動作後,將三顆元件放入原子層沉積機台中成長 10 奈 米的氧化鋁。

8. 閘極與場板金屬蒸鍍

進行完上述製程後,利用電子束蒸鍍閘極金屬,此次選用的金屬仍為鎳/金,蒸鍍完成後進行掀離的動作,去除殘餘光阻。

9. 汲源極金屬接觸洞蝕刻

最後進行元件汲源極金屬區域氮化矽保護層的移除,利用二氧化矽蝕刻液移 除氧化鋁,蝕刻率約為1 nm/s ,為了確保氮化鋁的完全移除,三顆元件蝕刻的 時間約15秒,為超出速率計算50%的蝕刻,之後再放入反應式離子蝕刻機台利 用四氟化碳氟體蝕刻,三顆元件的蝕刻時間皆為200秒,為超出速率計算50%的 蝕刻時間。至此,完成元件所有製程。

元件编號	閘極掘入蝕刻深度	氧化鋁沉積厚度	閘極區域修復
	(奈米)	(奈米)	
E1	40	10	氫氧化鉀
E2	45	10	氫氧化鉀
E3	50	10	氫氧化鉀

表 4.1 元件 E1~E3 之製程變化與條件整理







圖 4.2 閘極蝕刻測試片在 AFM 下之觀測圖

4.1.2 電晶體直流特性分析

元件 E1 閘極掘入深度為 40 奈米,將其命名為 R40_O10;元件 E2 閘極掘入 深度為 45 奈米,將其命名為 R45_O10;元件 E3 閘極掘入深度為 50 奈米,將其 命名為 R50_O10,這小節討論的電晶體線寬與 3.2 小節相同,閘極長度為 2 微 米,閘極寬度為 60 微米,閘極至汲極及源極距離皆為 3 微米。

圖 4.3 為元件 E1~E3之 ID-VDs 特性曲線圖,量測條件為源極接地 0V,開 極偏壓由-2V 量測至 5V, 汲極偏壓由 0V 掃至 8V,元件 R40_O10 的 Id,max(最 大飽和電流密度)為 309 mA/mm;元件 R45_O10 的 Id,max 為 258 mA/mm;元件 R50_O10 的 Id,max 為 100 mA/mm,隨著開極掘入深度的增加, Id,max 有下降的趨勢, 與元件 R40_O10 相比,元件 R45_O10 的 Id,max 下降約 16%,元件 R50_O10 的 Id,max 下降約 60%,萃取三顆元件在開極偏壓為 5 V 時的 Ron,元件 R40_O10 的 Ron 為 0.82 Ω ·cm;元件 R45_O10 的 Ron 為 1.59 Ω ·cm;元件 R30_O10 的 Ron 為 2.64 Ω ·cm, Ron 隨著開極掘入深度的增加而有上升的趨勢。

圖 4.4 為元件 E1、E2 和 E3 之 ID - VGs 特性曲線圖,由圖 4.4(a),元件 R40_O10 的 Gm 為 137 mS/mm, Vth 約為 1.17 V;元件 R45_O10 的 Gm 為 80 mS/mm, Vth 約為 1.05 V;元件 R50_O10 的 Gm 為 55 mS/mm, Vth 約為 0.98 V,此次 Vth 的萃 取仍是使用線性外插法,元件 R40_O10 的 Gm 最大,隨著開極掘入深度增加, Gm 有明顯的下降,與前面的實驗結果相反,而三顆元件的 Vth 大約都在1 V 左右, 增加開極掘入深度無法再使 Vth 往正向偏移,推測三顆元件的氮化鋁鎵障壁層皆 已經被完全移除,擁有相同的通道控制能力。

圖 4.4(b)為元件 E1、E2 和 E3 之開關特性,元件 R40_O10 的 SS 為 757 mV/dec, On/Off ratio 約為 10³;元件 R45_O10 的 SS 為 285 mV/dec, On/Off ratio 約為 10⁴; 元件 R50_O10 的 SS 為 1351 mV/dec, On/Off ratio 約為 10²,比較元件 R40_O10 和 R45_O10,隨著開極掘入時間增加,SS 從 757 mV/dec 下降至 285mV/dec,通

道的控制能力提升,且關閉狀態的汲極漏電流從100數量級下降至10-2,由此結 果推測,元件 R45 O10 的閘極與通道的距離更短,但由閘極蝕刻測試的結果: 理論上三顆元件的氮化鋁鎵層應該都已經被完全蝕刻,距離通道的距離應該相同, 為了確認元件 R45 O10 的閘極掘入深度,我們利用穿透式電子顯微鏡 (Transmission Electron Microscope)觀測元件的剖面圖,結果如圖 4.5,由圖中可 知,在閘極蝕刻最深的地方約與氮化鎵/氮化鋁鎵介面貼合,由此判斷元件 R45 O10 的障壁層已完全被移除,比較元件 R45 O10 和 R50 O10, SS 從 285 mV/dec 上升至 1351 mV/dec, On/Off ratio 也從 10⁴ 下降至 10², 元件的特性急速 衰退,由於元件 R45 O10 的氮化鋁鎵層已經完全移除,若再往下進行蝕刻,閘 極區域的阻值會明顯上升,造成元件特性的衰退,比較三顆元件在相同 Vg- Vth 下的汲極導通電流,由於三顆元件的臨限電壓大約都在1V,三顆元件同樣選取 在閘極偏壓為5V時的汲極導通電流,R40 O10的汲極導通電流為388 mV/dec; R45 O10 的汲極導通電流為 273 mV/dec; R45 O10 的汲極導通電流為 163 mV/dec,由 3.2 小節的元件 R20 O10 和 R30 O10 可知, 閘極 掘入 深度 增加, 閘 極控制通道能力上升,可吸引更多電子並獲得更大電流,但元件 R40 O10 的汲 極導通電流卻比 R45 O10 為大,推測是元件已經從原本的二維電子氣通道轉變 成反轉層通道,但因為氮化鎵的本質電子濃度約只有 10¹⁰ cm⁻³,比 sample 2 量測 到的通道電子濃度 8.5 x 10¹²小了約三個數量級,因此反轉層通道元件的電流會 較二維電子氣通道元件的電流為小,由於元件已經從二維電子氣通道轉變成反轉 層通道,三顆元件的臨限電壓不會再增加,與此次實驗的結果相同。

由此次的實驗結果可推測,元件 R40_O10 為二維電子氣通道的元件,元件 R45_O10 和 R50_O10 的氮化鋁鎵障壁層被完全移除,元件轉變成反轉層通道, 但由於 sample 2 的障壁層厚度為 37 奈米,較一般常見的磊晶厚度(約 15~25 奈 米)厚上許多,需將障壁層幾乎完全移除才能製作出常關式元件,但閘極區域將 承受更長時間的離子轟擊,且由於元件閘極掘入至靠近氮化鋁鎵/氮化鎵磊晶層, 磊晶產生的錯位(dislocation)將更明顯,可能會造成介面缺陷更為嚴重,在此次的





圖 4.3 (a) R40_O0 (b) R45_O10 (c) R50_O10 電晶體之 ID-VDs 特性曲線圖



圖 4.4 電晶體之 ID-VGs 特性曲線圖 (a)線性作圖 (b)對數作圖



(a)



(b)

圖 4.5 元件 R45_O10 在 TEM 下拍攝之剖面圖 (a)開極蝕刻邊緣 (b)開極蝕刻中

間

4.2 反轉層通道氮化鋁鎵/氮化鎵金氧半高電子遷移率電晶 體之介面缺陷分析

在上一小節的實驗中,我們成功地利用開極掘入製程製作出常關型金氧半高 電子遷移率電晶體,但由於障壁層厚度太厚,開極區域承受離子轟擊的時間過長, 導致介面缺陷嚴重,在量測過程中我們發現元件的臨限電壓會隨著量測的偏壓而 有所改變,此小節將探討此臨限電壓的偏移,並利用電容-電壓以及脈衝的量測 分析介面缺陷。

4.2.1 電晶體氧化鋁/氮化鋁鎵介面缺陷捕捉/釋放電子造成之臨限 電壓偏移

在進行直流量測時,元件會從關閉狀態(Vg < Vth)量測至導通狀態(Vg > Vth), 圖 4.6 為氧化層/氮化鋁鎵/氮化鎵結構能帶示意圖,在氧化層和氮化鋁鎵介面會 有因缺陷而產生的能態(state),在費米能階(Fermi-level)以下的能態為donor-like, 佔據電子時呈電中性,釋放電子時呈正電性;在費米能階以上的能態為 acceptor-like,佔據電子時呈負電性,釋放電子時呈電中性,在開極偏壓為0V 時,acceptor-like 缺陷未佔據電子,當開極偏壓增加時,通道會逐漸累積電子, 此時氧化層/氮化鋁鎵介面的費米能階會被往上拉,部分 acceptor-like 缺陷會位在 費米能階之下,此時電子會從通道進入缺陷而被捕捉,捕捉電子後的 acceptor-like 缺陷會呈負電性,此負電性會空乏通道中的電子,導致臨限電壓的正向偏移,當 開極操作在負偏壓時,氧化層/氮化鋁鎵介面的費米能階會被往上拉,原本被 acceptor-like 缺陷捕捉的電子被釋放出來,acceptor-like 缺陷恢復電中性,因此在 量測過程中涉及到電子進出介面缺陷,元件的臨限電壓會隨量測條件不同而有所

變化。

圖 4.7 為元件 R40_O10 經過數次量測後獲得的電性圖,每經過一次量測稱 為一次的 stress,每次的 stress 量測順序為先進行一次 ID-VGs 的量測,以獲得元 件的 Vth,在進行 ID-VDs 量測,由圖 4.7(a)發現,元件的 Vth 會由大約 1 V 正向 偏移到接近 4 V 往正向偏移,且由於 Vth 的偏移,元件的 Id,max 也由 141 mA/mm 下降至 2.4 mA/mm,如圖 4.7(b)。

我們將三顆元件進行穩定度的量測,在每一次的量測之前先進行一次的 recover,目的是確保元件的介面缺陷為未捕捉電子的狀態,recover 的條件為 VG =-5 V,開極偏壓在如圖 4.6(c)的狀態下,VD=VS=0 V,每次進行量測前都會進 行 15 分鐘的 recover,進行完 recover 的動作後,進行 stress 的動作,目的是將電 子填入介面缺陷中,觀察填入時間對 Vth 的影響,stress 的條件為 VG=+5 V,開 極偏壓在如圖 4.6(b)的狀態下,VD=VS=0 V,圖 4.8 為三顆元件經過不同時間 的 stress 後 Vth 變化圖,此次量測的元件尺寸為開極長度 2 微米,開極寬度 60 微 米,開極至汲極距離 5 微米,開極至源極距離 3 微米,三顆元件的 Vth 皆因開極 施加偏壓而有偏移的現象,將 stress 時間對臨限電壓作圖,如圖 4.9,元件 R40_010 和 R50_010 的 Vth 在一開始隨著 stress 時間增加而明顯上升,之後趨近飽和,電 子進入介面缺陷的時間快速,元件 R40_010 的 Vth 總偏移量約為 1.87 V;元件 R40_010 的 Vth 總偏移量約為 1.35 V,而元件 R45_010 的 Vth 上升趨勢則較元件 R40 010 和 R50 010 緩慢,Vth 總偏移量約為 0.99 V。

接著將元件進行 recover 的動作,探討 recover 時間對 Vh 的變化, recover 的條件與上述相同,圖 4.10 為三顆元件經過不同時間的 recover 後 Vh 變化圖, 經過 recover 後,三顆元件的 Vh 皆往負向偏移,將 recover 時間對 Vh 作圖,如 圖 4.11,元件 R45_O10 的 Vh 恢復速度較其他兩顆元件為快,在 recover 時間為 180 秒時已恢復至初始的 Vh,元件 R40_O10 和 R50_O10 的 Vh 在 recover 的時 間為 900 秒時才恢復至初始狀態,由以上結果可知,元件 R40_O10 和 R50_O10 的電子進入介面缺陷的時間較元件 R45_O10 為快,且需花費較長時間才可使電







圖 4.6 氧化層/氮化鋁鎵/氮化鎵結構在 (a) $V_G = 0 V(b) V_G = + 5 V(c) V_G = -5 V 之$

能带示意圖



圖 4.7 元件 R40_O10 經過數次直流量測後之(a) ID-VGs (b) ID-VDs 特性曲線圖



圖 4.8 元件 (a) R40_O10 (b) R45_O10 (c) R50_O10 經過不同時間 stress 後之臨限

电压变化



圖 4.9 元件 stress 時間與臨限電壓之變化圖







(c)

圖 4.10 元件 (a) R40_O10 (b) R45_O10 (c) R50_O10 經過不同時間 recover 後之

臨限電壓變化



圖 4.11 元件 recover 時間與臨限電壓之變化圖

4.2.2 利用變頻電容-電壓量測與脈衝電流-電壓量測方法分析介面

在 4.2.1 實驗中,我們發現元件會因不同的偏壓條件而有不同的臨限電壓變 化,尤其三顆元件的閘極掘入皆靠近氮化鋁鎵/氮化鎵接面,元件特性會因些許 的掘入深度差異而有明顯的變化,元件是否從二維電子氣通道轉變成反轉層通道 也是本章節探討的重點之一。

由眾多文獻中可發現,在進行電容-電壓量測時,電容值將會出現兩個峰值, 如圖 4.12 [24],第一個峰值為電子累積在氦化鋁鎵/氦化鎵介面產生的電容值 (CAIGaN), 隨著閘極偏壓加大, 電子會逐漸由氮化鋁鎵/氮化鎵介面轉移至氧化層/ 氮化鋁鎵介面,產生一串聯電容(Cal203),由於閘極距離氮化鋁鎵/氮化鎵介面較 近,總電容值會上升,圖 4.13 為元件 R40 O10、R45 O10 和 R50 O10 在 1MHz 頻率下量測到之電容-電壓特性圖,元件 R40 O10 的電容值在閘極偏壓大於 2 V 時有上升的趨勢,推測為第二峰值的出現,其他兩顆元件則無此現象,比較三顆 元件在聚集區(accumulation region)時的電容值,元件 R40 O10 的電容值為 339 nF/cm²;元件 R45 O10 的電容值為 356 nF/cm²;元件 R50 O10 的電容值為 318 nF/cm²,元件 R45 O10 距離通道距離較元件 R40 O10 為近,電容值較大,由圖 4.12 的模擬圖可知,在電容出現第二峰值的區域,隨著介面缺陷數量的增加,電 容上升的趨勢會越平緩,此即是電子進入氧化層/氮化鋁鎵介面缺陷,介面缺陷 佔據電子後會帶負電性,此負電性會屏蔽閘極電廠,閘極需施加更大偏壓才可吸 引同樣數量的電子,造成電容-電壓斜率的下降,元件 R45 O10 和 R50 O10 明 顯呈現此斜率的變化,可推測兩顆元件確實為反轉層通道,元件 R50 O10 閘極 區域離子轟擊時間較長,介面損傷較大,故斜率較平緩,而元件 R40 O10 電容 出現第二峰值,推測仍為二維電子氣通道。

變頻電容-電壓量測為分析介面缺陷的方法之一,由於介面缺陷會因在能帶

中位置的不同而有不同的捕捉/釋放時間常數(capture / emission time constant), 位 於能帶位置越深的缺陷其捕捉/釋放電子所需的時間越長, 若介面缺陷捕捉電子 的所需的時間小於電容-電壓量測掃動的時間(tc < 1/2πf),則電子會進入缺陷中並 等效為一與氧化層電容串聯之電容 Cit, 圖 4.14 為三顆元件在不同頻率下量測之 電容-電壓特性圖,由圖 4.14(a)和圖 4.14(c)可發現,當量測頻率從 1MHz 下降到 10KHz,電容值有上升的趨勢,原因是隨著量測頻率降低,有更多的缺陷具有足 夠的時間能捕捉電子, Cit 上升,造成總電容上升,尤其元件 R40_O10 的電容值 上升最多,元件介面缺陷最為嚴重,其次是元件 R50_O10,而元件 R45_O10 的 電容值只有略微的上升,推測其介面缺陷最少。

為了確認上述的推論,我們利用脈衝電流-電壓(pulse I-V)的量測方法進行分 析,使用的量測方法為 gate lag 量測[25][26],由於使用的是短脈衝時間,介面缺 陷捕捉的電子若無法在此脈衝時間內釋放電子則通道電阻會上升,造成電流的崩 陷(current collapse),由此電流下降的比例可推測介面缺陷的多寡,圖 4.15 為三 顆元件的直流與脈衝電流-電壓量測結果,量測的元件尺寸為開極長度 2 微米, 開極寬度 60 微米,開極至汲極距離 8 微米,開極至源極距離 3 微米,使用的脈 衝寬度為 500 微秒,一個週期為 5 毫秒,開極偏壓由 -4 V 脈衝至量測的目標開 極偏壓,在開極偏壓為 5 V 時,元件 R40_O10 直流量測到的電流密度值為 356 mA/mm,脈衝量測得到的電流密度值為 212 mA/mm,電流密度下降約 40 %;元 件 R45_O10 直流量測到的電流密度值為 244 mA/mm,脈衝量測得到的電流密度 值為 227 mA/mm,電流密度下降約 7 %;元件 R50_O10 直流量測到的電流密度 值為 188 mA/mm,脈衝量測得到的電流密度值為 121 mA/mm,電流密度下降約 35 %,元件 R40_O10 電流密度下降的比例最高,其次是元件 R50_O10,元件 R40_O10 的介面缺陷最為嚴重。

由 4.2.1 小節的實驗結果得知,元件 R40_O10 由閘極偏壓導致的 Vth 偏移最為嚴重,其次是元件 R45 O10,而在變頻電容-電壓量測與脈衝量測的結果皆顯

示元件 R40_O10 介面存在最多缺陷,此即是由於開極掘入接近氮化鋁鎵/氮化鎵 磊晶接面,而將氮化鋁鎵障壁層完全移除後,元件由二維電子氣通道轉變成反轉 層通道,且介面缺陷有明顯地下降,但若繼續增加開極掘入深度,通道阻值會大 幅提高,且介面缺陷將明顯地提升。

再來是進行三顆元件的崩潰電壓量測,量測條件為源極端接地為 0V,為了 使電晶體在關閉狀態量測,我們施加 -5V 在開極端以空乏電晶體通道內之二維 電子氣,量測的電晶體規格為開汲極距離 3、5、8 和 12 微米,當汲極電壓施加 到某一電壓值使電晶體汲極電流密度電流達 1 mA/mm 時即定義為崩潰電壓,圖 4.16 為三顆元件的崩潰電壓量測圖,三顆元件的崩潰電壓都隨著開汲極距離增長 而增加,比較三顆元件在開汲極距離為 12 微米時的崩潰電壓,元件 R40_O10 的崩潰電壓為 298 V;元件 R45_O10 的崩潰電壓為 326 V;元件 R50_O10 的崩 潰電壓為 36 V,元件 R45_O10 因其有最好的元件開關特性與最低的關閉狀態電 流,可獲得較大的崩潰電壓,而元件 R50_O10 因其過深的開極掘入深度,元件 的關閉狀態電流最差,因此崩潰電壓最小。

在此章節實驗中,我們成功利用開極掘入製程製作出常關型金氧半高電子遷 移率電晶體,且藉著極慢的開極蝕刻速率,我們可以很精準地控制蝕刻深度,並 利用 KOH 的表面修復方法,製作出低介面缺陷的元件,此次製作出最好元件 R45_O10 最大臨限電壓約在 1 V,崩潰電壓約為 326 V,與其他團隊製作出的元 件比較於表 4.2,同樣都是以矽當作基板的磊晶,以及利用開極掘入的結構製作 元件,利用公式 4.1

$$BFOM = \frac{V_{br}^2}{R_{on,sp}}$$
(4.1)

計算評比效能 BFOM(Baliga's figure of merit)判斷高功率元件的特性表現,元件 R45_O10 的 BFOM 值為 2.9 x10⁷ V²/Ω·cm²,相較其他團隊約小了一個數量級, 主要是由於崩潰電壓的值相較其他團隊小很多,未來期望能夠提升磊晶品質用以 獲得更大的崩潰電壓,或是優化鈍化層,降低關閉狀態漏電流,介面問題也仍待



圖 4.12 文獻中模擬元件在不同數量的介面缺陷下之電容-電壓特性圖



圖 4.13 元件在 1MHz 頻率下量測電容-電壓特性圖







電壓特性圖



圖 4.15 元件 (a) R40_O10 (b) R45_O10 (c) R50_O10 直流和脈衝量測之 ID-VGs

特性圖




圖 4.16 元件 (a) R40_O10 (b) R45_O10 (c) R50_O10 崩潰電壓量測圖

Year	Author	L_g/L_{gd} (μ m)	V _{th} (V)	BV(V)	R _{on,sp} (mΩ • cm²)	Substrate	BFOM $(V^2/\Omega \cdot cm^2)$
2010	Bin Lu	2/18	2.9	643	4.3	Si	9.61x10 ⁷
	et al. [27]						
2013	Bong Ryeol	2/16	3	820	4.4	Si	1.52x10 ⁸
	Park						
	et al. [28]						
2014	Ting En	2/14.5	1.5	600	-	Si	-
	Hsieh						
	et al. [29]						
2014	Joseph J.	1.5/20	2.4	825	2.5	Si	2.72 x10 ⁸
	Freedsman						
	et al. [30]						
This work		2/12	1	324	3.6	Si	2.9 x10 ⁷
(R45_010)							

表 4.2 本篇實驗中之元件與其他團隊之元件特性比較表

第5章 結論與未來展望

氮化鎵功率元件廣泛地被許多研究單位所研究,常關型元件製作的技術也已 日益成熟,要製作出高臨限電壓的元件難度不高,但由於氮化鎵材料本身強韌的 化學性質,若要對其進行完整的蝕刻仍須採用離子轟擊乾蝕刻的製程,但伴隨的 就是嚴重的介面缺陷問題,嚴重影響元件的特性及壽命,因此整篇論文重點在於 對介面的修復以及探討。

在第2章的實驗中,我們首先是利用閘極掘入製程製作元件,並利用熱退火進行表面修復,使元件的開闢特性有顯著地改善,但閘極掘入深度若持續增加則介面缺陷將更為嚴重,因此我們結合閘極掘入與氟離子製程,使元件的臨限電壓 有約2.6 V的正向偏移。

為了使開極能操作在更大的偏壓下,在第3章的實驗中我們加入了氧化層的 結構,有效地抑制開極漏電流,使開極能加至更高偏壓,但由於同時進行開極掘 入與氟離子的製程,開極區域損傷嚴重,使元件的臨限電壓有明顯地負向偏移, 熱退火表面修復的製程無法有效地改善介面缺陷,有鑑於此,我們改用溼蝕刻式 的方法進行開極區域的修復,主要針對開極掘入製程造成的損傷進行修復,實驗 結果可發現,採用 KOH 修復的元件電流有明顯地提升,次臨限斜率也有下降的 趨勢,介面缺陷造成的磁滯效應也獲得改善,此即是由於開極掘入區域經過 KOH 處理後有平坦化的現象。

由於晶圓 sample 2 的氮化鋁鎵層厚度太厚,在第3章製作的元件即使已經進 行 30 奈米的閘極掘入,臨限電壓仍只有-3.43 V,因此在4章的實驗中,我們試 圖將氮化鋁鎵層完全蝕刻掉,利用1Å/s 極低的氮化鋁鎵蝕刻率使我們能更精準 地控制閘極掘入深度,此次實驗中製作出來最好的元件具有1V的臨限電壓及 285 mA/mm 的飽和電流密度,同時我們利用直流與變頻的量測進行介面缺陷的 分析,發現當閘極掘入深度若能精準地控制在氮化鋁鎵/氮化鎵介面處,能消除 原本因磊晶造成的缺陷,而使元件有最好的特性。

此次實驗我們製作出反轉層通道常關型金氧半高電子遷移率電晶體,但使用 的氧化層只有 10 奈米, 閘極偏壓最高只能加至 5 V, 且反轉層通道元件理論上 臨限電壓可隨著氧化層厚度的增加而提升[31], 未來可考慮增加氧化層厚度, 在 參數上優化的部分,利用感應耦合式電漿離子蝕刻機進行閘極掘入的參數需加以 調整,除了降低蝕刻率外, 蝕刻後的表面粗糙度也是注意的重點之一。

在表面修復的部分,由於 KOH 對氮化鎵的不平整蝕刻,可調整溶液濃度與 溫度,得到較平整表面,或是利用如 NH4OH 或 TMAH 等溶液進行修復,未來 也可開發如數位蝕刻(digital etch) [32]、光致電化學蝕刻(PEC) [33]等濕時刻製程, 降低表面缺陷,在分析介面缺陷的部分,可增加變溫、照光等量測方法,分析介 面缺陷所位於的能階。

參考文獻

 [1] International Energy Agency,"World Energy Outlook 2016", http://www.worldenergyoutlook.org/.



- [2] IHS Technology, "Silicon Carbide and Gallium Nitride Power Semiconductors -2014", https://technology.ihs.com/521146/sic-gan-power-semiconductors-2016.
- [3] 宋宜駿 (2015)。科技政策觀點:節能趨勢下我國發展下世代電力元件之契機。
- [4] 廖宸梓、胡智威、宣融 (2013)。新電子:大尺度磊晶技術突破,GaN-on-Si 基板破裂問題有解。
- [5] 賴姿侑(2013)。科技商情:氮化鎵(GaN)功率元件技術。
- [6] Lester F. Eastman and U.K. Mishra, "The toughest transistor yet [GaN transistors]," IEEE SPECTRUM, vol. 39, pp. 28-33, May 2002.
- [7] UCLA Prof. Xie's group,"Towards Dislocation-free III-nitrides: Selective epitacy of GaN", http://www.seas.ucla.edu/smrl/GaN.html.
- [8] O.Ambacher, J. Smart, J. R.Shealy, Weimann, K. Chu, N. G. Murphy, M. Schaff, W. JEastman, L. F. Dimitrov, R. Wittmer, L. Stutzmann, M. Riegar, J. W. Hilsenbeck, "Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures" J.Appl. Phys, vol. 85, no. 6, Mar. 1999.
- [9] M. A. Khan, J. N. Kuznia, A. Bhattarai and D. T. Olson, "Metal Semiconductor

Field Effect Transistor on single crystal GaN," Appl. Phys. Lett, vol. 62, pp. 1786-1787, 1986

- [10] W. B. Lanford, T. Tanaka, Y. Otoki and I. Adesida, "Recessed-gate enhancement-mode GaN HEMT with high threshold voltage", Electron. Lett. vol. 8441, no. 7, pp.449-450 2005.
- [11] T. Oka and T. Nozawa, "AlGaN/GaN recessed MIS-gate HFET with high-threshold-voltage normally-off operation for power electronics applications," IEEE Electron Device Lett., vol. 29, no. 7, pp. 668-670, Jul. 2008.
- [12] Y. Cai, Y. Zhou, K. J. Chen, and K. M. Lau, "High-performance enhancement-mode AlGaN/GaN HEMTs using fluoride-based plasma treatment," IEEE Electron Device Lett., vol. 26, no. 7, pp. 435–437, Jul. 2005.
- [13] Y. Cai, Y. Zhou, K. M. Lau, and K. J. Chen, "Control of threshold voltage of AlGaN/GaN HEMTs by fluoride-based plasma treatment: From depletion mode to enhancement mode," IEEE Trans. Electron Devices, vol. 53, no. 9, pp. 2207– 2215, Sep. 2006.
- [14] B. Zhang, S. Tan, J. Xu, Z. Dong, G. Yu, Y. Cai, L. Xue, H. Chen, K. Hou, D. Zhao, Y. Wang, S. Liu, and K. J. Chen, "5.3A/400V normally-off AlGaN/GaN-on-Si MOS-HEMT with high threshold voltage and large gate swing," Electron. Lett, vol. 49, no. 3, pp. 221–222, Jan. 2013.

- [15] Z. Tang et al., "600-V normally off SiNx /AlGaN/GaN MIS-HEMT with large gate swing and low current collapse," IEEE Electron Device Lett., vol. 34, no. 11, pp. 1373–1375, Nov. 2013.
- [16] Y. Uemoto, M. Hikita, H. Ueno, H. Matsuo, H. Ishida, M. Yanagihara, et al.,
 "Gate injection transistor (GIT)—A normally-off AlGaN/GaN power transistor using conductivity modulation," IEEE Trans. Electron Devices, vol. 54, no. 12, pp. 3393–3399, Dec. 2007.
- [17] I. Hwang, H. Choi, J. Lee, H. Choi, J. Kim, J. Ha, et al., "1.6KV, 2.9 mΩ-cm² Normally-off p-GaN HEMT Device", International Symposium on Power Semiconductor Devices and ICs, 2012.
- [18] L.-Y. Su, F. Lee, and J. J. Huang, "Enhancement-mode GaN-based highelectron mobility transistors on the Si substrate with a P-Type GaN cap layer," IEEE Trans. Electron Devices, vol. 61, no. 2, pp. 460–465, Feb. 2014.
- [19] S. Karmalkar, M. S. Shur, G. Simin, and A. Khan, "Field-plate engineering for heterostructure field effect transistors," IEEE Trans. Electron Devices, vol. 52, no. 12, pp. 2534–2540, Dec. 2005.
- [20] Steven C. Binari, P. B. Klein and Thomas E. Kazior, Proceedings of the IEEE, VOL. 90, NO. 6, JUNE 2002.
- [21] Rongming Chu, Chang Soo Suh, Man Hoi Wong, Nicholas Fichtenbaum, David Brown, Lee McCarthy, Stacia Keller, Feng Wu, James S. Speck, and Umesh K.

Mishra, "Impact of CF4 Plasma Treatment on GaN," Electron. Lett. vol. 49, no. 3, pp. 221–222, Jan. 2013.

- [22] R. M. Chu, C. S. Suh, M. H. Wong, N. Fichtenbaum, D. Brown, L. McCarthy, S. Keller, F. Wu, J. S. Speck, and U. K. Mishra, "Impact of CF4 plasma treatment on GaN," IEEE Electron Device Lett., vol. 28, no. 9, pp. 781–783, Apr. 2007.
- [23] D. A. Stocker, E. F. Schubert and J. M. Redwing, "Crystallographic wet chemical etching of GaN," Appl. Phys. Lett. 73, 2654 (1998).
- [24] Y. Hori, Z. Yatabe and T. Hashizume, "Characterization of interface states in Al₂O₃/AlGaN/GaN structures for improved performance of high-electron-mobility transistors," J. Appl. Phys. 114, 244503 (2013).
- [25] Y. Z. Yue, Y. Hao, J. C. Zhang, J. Y. Ni, W. Mao, Q. Feng, and L. J. Liu, "AlGaN/GaN MOS-HEMT With HfO2 dielectric and interfacial passivation layer grown by atomic layer deposition," IEEE Electron Device Lett., vol. 29, no. 8, pp. 838–840, Aug. 2008.
- [26] T. Mizutani, Y. Ohno, M. Akita, S. Kishimoto, and K. Maezawa, "A study on current collapse in AlGaN/GaN HEMTs induced by bias stress," IEEE Trans. Electron Devices, vol. 50, no. 10, pp. 2015–2020, Oct. 2003.
- [27] Lu, Bin, Omair Irfan Saadat, and Tomás Palacios. "High-performance integrated dual-gate AlGaN/GaN enhancement-mode transistor." IEEE Electron Device Letters 31.9 (2010): 990-992.
- [28] Park, Bong-Ryeol, et al. "High-Quality ICPCVD for Normally Off

AlGaN/GaN-on-Si Recessed MOSHFETs." IEEE Electron Device Letters 34.3 (2013): 354-356.

[29] Hsieh, Ting-En, et al. "Gate recessed quasi-normally OFF Al 2 O 3/AlGaN/GaN MIS-HEMT with low threshold voltage hysteresis using PEALD AlN interfacial passivation layer." IEEE Electron Device Letters 35.7 (2014): 732-734.

- [30] Freedsman, Joseph J., et al. "Normally-off Al2O3/AlGaN/GaN MOS-HEMT on 8 in. Si with low leakage current and high breakdown voltage (825 V)." Applied Physics Express 7.4 (2014): 041003.
- [31] Bajaj, Sanyam, et al. "Simulation of Enhancement Mode GaN HEMTs with Threshold> 5 V using P-type Buffer." arXiv preprint arXiv: 1511.04438(2015).
- [32] Buttari, D., et al. "Digital etching for highly reproducible low damage gate recessing on AlGaN/GaN HEMTs." High Performance Devices, 2002. Proceedings. IEEE Lester Eastman Conference on. IEEE, 2002.
- [33] Chiou, Ya-Lan, Li-Hsien Huang, and Ching-Ting Lee. "Photoelectrochemical function in gate-recessed AlGaN/GaN metal–oxide–semiconductor high-electron-mobility transistors." IEEE Electron Device Letters 31.3 (2010): 183-185.